頭條 高安全性测试数据分层的芯片测试方案设计 随着嵌入式芯片集成度与复杂度的持续提升，传统测试方法在安全性、灵活性及测试效率方面的瓶颈日益凸显。因此以通用微控制器（MCU）为研究对象，深入剖析芯片测试模式的核心技术，提出一套集高安全性测试模式准入、测试数据分层分配于一体的芯片测试方案。该方案通过63位密钥认证机制实现测试模式安全接入，同时构建IO直接控制、寄存器控制与Flash系统配置值控制的分层架构，保障测试数据的灵活分配，可全面覆盖芯片多模块的测试需求，为高安全场景下的芯片测试提供可靠支撑。 最新資訊 西门子数字化原生数控系统 Sinumerik One推出革新性功能和全方位服务 Sinumerik One 凭借全新硬件平台和革新性功能，树立了生产力新标准 数字化服务产品可帮助机床用户和机床制造商创建数字化双胞胎，实现虚拟调试 Sinumerik One 携手 20 余家测试用户参加2019欧洲国际机床展 發表于：2019/10/22 儒卓力引入来自云里物里的超低功耗多协议模块产品 深圳云里物里科技股份有限公司的新型MS88SF2多协议模块产品，是基于Nordic功能最强大的短距无线微控制器系统级芯片(SoC)器件nRF52840。这款模块可以配合无线协议蓝牙5.0、ZigBee 3.0、Thread和ANT以及专有2.4GHz堆栈运行。可在儒卓力电子商务平台www.rutronik24.com.cn购买。 發表于：2019/10/22 利用DLP®Pico™技术打造卓越的智能显示体验 随着消费者不断采用物联网（IoT）解决方案将家庭内设备连接到外部和内部网络，智能音箱将在越来越多的家庭中普遍应用。事实上，智能音箱市场可能会继续保持高增长态势；据Juniper Research预测，到2022年，Amazon Echo、Google Home、Apple HomePod和Sonos One等设备将在大多数美国家庭中普及。 發表于：2019/10/22 激励创新 释放价值: 英特尔AI100创新激励计划构建AI创新生态 2019年10月17日，北京—— 今天，在北京举行的2019年英特尔创新加速器AI合作伙伴峰会上，英特尔与合作伙伴一起启动 “英特尔AI100创新激励计划”（简称“AI100计划”）第二期。主题为“激励百佳创新，加速千亿产业”的AI100计划是英特尔持续打造AI创新生态的又一重要举措，也是“英特尔人工智能创新激励计划”的进一步拓展和深化升级。英特尔基于其全面完整的人工智能产品组合和软硬件协同创新的独特优势，联合产业生态合作伙伴，汇聚技术、资本、生态、市场和产业等全方位资源联合，帮助一百家优秀的人工智能创新创业团队优化产品和解决方案，为团队的成长和壮大提供全面创新加速，促进人工智能与产业深度融合，推动人工智能领域生态发展和智能应用落地。 發表于：2019/10/22 恩智浦首次推出适用于5G Access Edge的新型可编程基带处理器系列 • 恩智浦推出适用于5G Access Edge系统的新型Layerscape Access完全可编程基带产品系列 • 基于Layerscape处理器，Airfast系列5G基站RF多芯片模块，以及EdgeVerse解决方案组合，恩智浦提供从天线到处理器的5G解决方案 • 提供面向毫米波和6GHz以下5G产品，实现经济高效的O-RAN生态系统、物理层和上层软件以及创新的硬件平台 發表于：2019/10/22 平头哥宣布开源RISC-V内核MCU芯片设计平台 乌镇互联网大会期间，平头哥宣布开源其低功耗微控制芯片（MCU）设计平台，成为国内第一家推进芯片平台开源的企业。 發表于：2019/10/22 引领迈入自适应计算时代Xilinx Versal ACAP 荣膺 2019“世界互联网领先科技成果” 2019 年 10 月 21 日，以“智能互联， 开放合作——携手共建网络空间命运共同体”为主题的第六届世界互联网大会在浙江乌镇开幕，备受全球瞩目的2019 “世界互联网领先科技成果”隆重揭晓15项全球顶尖科技产品与技术。作为自适应和智能计算的全球领导企业，赛灵思自适应异构计算平台Versal ACAP 以其强大的技术领先性和行业价值，从全球数百家提名企业中脱颖而出，荣膺2019“世界互联网领先科技成果”。 發表于：2019/10/21 基于C_Model的UVM验证平台设计与实现 随着集成电路规模和复杂度的提高，其验证工作也日益复杂和重要，验证周期己经达到甚至超过整个芯片设计周期的70%，因此，急需找到一种高效的验证方法，以便提高验证效率，增强验证平台的可重用性。基于SystemVerilog语言的 UVM 验证方法学可以有效提高验证效率，缩短验证周期。采用高层次的抽象模型C_Model作为参考模型接入UVM平台，对数字基带处理单元中标签发送链路的编码模块进行验证，设计随机和非随机的testcase，通过driver和monitor验证组件来发送、监测并收集数据，包括硬件设计RTL代码产生的数据和参考模型产生的数据，然后将两数据送入设计的UVM计分板模块进行比对，从而实现对RTL的功能验证，验证系统的优劣可通过功能覆盖率来体现。验证结果表明，UVM计分板中比对正确且功能覆盖率达到了100%。 發表于：2019/10/21 一种无熵泄露的模糊提取器改进结构 物理不可克隆函数(PUF)模块由于响应的不稳定性无法直接应用于密钥生成，而模糊提取器的处理方法由于辅助数据的公开会带来熵泄露的安全隐患。针对模糊提取器的熵泄露问题，提出了一种改进的模糊提取器结构，通过加入人工噪声通道使得修正后的PUF响应无偏置，实现无熵泄露的效果，且不会增加资源受限的设备在重现阶段的执行步骤。在偏置pb=0.54、错误率e=0.10的SRAM PUF应用背景下，所需SRAM PUF大小和密钥生成成功率相比其他方法有一定改善。 發表于：2019/10/21 RISCV的高性能计算探索：HWACHA的硬件架构解析 最近在学习RISCV相关的东西，发现了Berkeley一个很有意思的项目：HWACHA。这是一个使用RISCV开源处理器构建的类vector的多核异构系统，可以用来做低算力的深度学习应用。当然HWACHA本身也是开源的，有兴趣可以去github下载源码跑跑看。这里还是从硬件设计的角度来分析下这种多核异构系统的特点。 發表于：2019/10/20 <…159160161162163164165166167168…>
