EDA與制造相關(guān)文章 HAC电场和磁场测试简介 由于无线通信设备在最高功率状态下工作时,会对周围的电子产品产生严重的电磁干扰。其中对残疾人所使用的助听器所造成的干扰最为严重，它将直接影响到到使用者的正常使用.根据这种情况,在ANSIC63.19标准里规定了HAC(hearingaidcompatibility)部分的测试要求,其中HAC的射频电场辐射和射频磁场辐射是其最重要的组成部分之一。 發(fā)表于：2010/12/28 试验设计(DOE)方法及其关键工具 在实际的质量改进、产品研发、工艺优化、六西格玛和科学研究工作中，我们经常需要通过建立定量的模型来研究输入因素和输出因素之间、或者自变量和响应变量之间的关系，例如研究太阳能电池板的光电特性和其光电转换率之间的关系，化学材料的成分和加工工艺对其化学特性如溶解度、抗氧化性的影响等等。 發(fā)表于：2010/12/28 基于SoPC Builder的电子系统的开发 摘要：从系统总线设计、用户自定义指令和FPGA协处理器的应用这三个方面详细介绍了如何应用SOPC设计思想和SoPCBuilder工具来开发电子系统。通过应用SOPCBuilder开发工具，设计者可以摆脱传统的、易于出错的软硬件设 發(fā)表于：2010/12/28 FPGA实现的任意波形发生器的设计 运用DDS原理，进行任意波形发生器的设计，使得任意波形发生器兼顾DDS的优点。设计中通过实现DDS模块与单片机接口的控制部分将频率控制字由单片输入到输入寄存器模块，由相位累加器模块对输入频率控制字进行累加运算，输出作为双口RAM的读地址线，读数据线上即输出了波形幅度量化数据。其中双口RAM的内容由单片机进行更新，从而实现任意波形的发生。本设计中的相位累加器采用了8级流水线结构借助前5级的超前进位的方法，使得编译的最高工作频率由317．97MHz提高到336．7MHz，实现了任意波形的发生，节约了成本，提高了开发周期，具有可行性。 發(fā)表于：2010/12/28 ISSP结构化ASIC解决方案 结构化专用集成电路(structuredASIC)对设计工程师而言还是一个新名词，然而目前已经有多家公司正计划涉足这一领域。快速硅解决方案平台(ISSP)是一种结构化ASIC解决方案，该技术适合于高速ASIC设计，这是因为ISSP可以 發(fā)表于：2010/12/27 脉冲压缩原理及FPGA实现 摘要：为解决雷达作用距离和距离分辨力的问题，分析了线性调频脉冲压缩的原理及工程实现方法，并利用Matlab软件对加权前后的线性调频信号脉冲压缩波形进行对比。简述了分布式(DA)算法的基本原理，给出一种基于FPGA分 發(fā)表于：2010/12/27 Altium携手苏州大学共建电子设计联合实验室 全球领先的一体化电子产品开发解决方案提供商Altium日前宣布与苏州大学合作共建电子设计联合实验室，通过开展电子电路设计、FPGA数字电路设计及SoPC嵌入式系统设计领域相关的教学合作，进一步提升江苏省及周边地区电子设计人才的综合素养。长久以来，Altium一直坚持深耕教育领域，通过不断加强与大专院校的合作，支持中国高校电子设计人才的培养，从而为中国电子设计行业的发展贡献力量。 發(fā)表于：2010/12/24 SpringSoft LAKER定制版图系统赢得2010年最佳电子设计奖 专业IC设计软件全球供货商SpringSoft宣布，该公司的Laker™ 自动化定制版图系统荣获电子设计杂志(Electronic Design Magazine)颁发2010最佳电子设计奖(Best Electronic Design 2010 Award)，表彰最新版Laker系统在定制芯片数字布局布线解决方案和OpenAccess (OA)互操作性的成就。 發(fā)表于：2010/12/22 基于FPGA的自适应锁相环设计 摘要：利用锁相环进行载波跟踪是获取本地载波的一种重要方法，针对锁相环的噪声性能和跟踪速度不能同时达到最优的限制，在锁相环PLL中引入自适应模块，根据环路所处的环境自适应对PLL环路参数做出调整。设计中利用仿 發(fā)表于：2010/12/20 使用Virtex-5 FPGA实现LTE仿真器 LTE系统的无线接入部分Node-B，是连接无线电和整个互联网协议核心网络之间的边缘设备。这种架构无法监测和测试等效于UMTS中间链路上的元件。必须通过无线电接口，才能有效地测试LTE网络元件。 發(fā)表于：2010/12/17 基于FPGA的HD-SDI下变换的研究与设计 摘要研究了一种采用FPGA将高清数字电视信号转换为标清数字电视信号的方法，利用重采样等技术降低了图像中每行的有效像素和垂直行，完成了HD-SDI到SD-SDI的下变换。设计实现简单，目前已运用于实际工程当中。关键词 發(fā)表于：2010/12/17 MATHWORKS 为 REAL-TIME WORKSHOP 提供新的并行计算支持 MathWorks 日前发布了一项新功能，该功能可帮助致力于结合参考模型进行组件化设计的工程师缩短代码生成时间。 發(fā)表于：2010/12/16 利用 IDDR 简化亚稳态 在FPGA等同步逻辑数字器件中，所有器件的寄存器单元都需要预定义信号时序以使器件正确地捕获数据，进而产生可靠的输出信号。当另一器件将数据发送给FPGA时，FPGA的输入寄存器必须在时钟脉冲边沿前保证最短的建立时间和时钟脉冲边沿后的保持时间，从而确保正常完整地接收信号。 發(fā)表于：2010/12/16 基于信号完整性分析的高速PCB设计 在高速PCB设计过程中，仅仅依靠个人经验布线，往往存在巨大的局限性。介绍利用Cadence软件对高速PCB进行信号完整性仿真。结合以CycloneII为核心的远距离无线通信系统控制模块的PCB设计，利用Cadence的SPEECTRAQuest，提取器件的IBIS模型，确定关键信号线的拓扑结构，做信号完整性仿真。依靠仿真结果指导设计和制作，极大地提高了电路设计质量，缩短了研发周期。本文主要介绍反射和串扰仿真。 發(fā)表于：2010/12/16 基于HyperLynx的高速PECL交流耦合时钟 在目前的高速时钟的电平标准中，PECL(正电压射极耦合逻辑)是应用较广泛的一种，绝大多数高速ADC(A／D转换器)、DAc(D／A转换器)器件都支持这一时钟电平。本文叙述。PECL的原理和常见端接方式，结合在ADc系统中的应用，使用HyperLynx工具对设计后的电路进行仿真以验证设计思想。 發(fā)表于：2010/12/15 <…518519520521522523524525526527…>
