EDA與制造相關文章 基于Simulink的数控振荡器性能仿真研究 本文在Simulink软件平台仿真LUTs技术实现NCOs时，累加器步长、累加器控制字等参数对NCOs性能的影响。重点讨论NCOs的频谱纯度问题，即如何抑制杂波分量，影响频谱纯度的因素以及如何提高无杂散动态范围(SpuriousFree Dynamic Range，SFDR)。 發表于：2011/1/9 基于Matlab GUI的模拟带通滤波器的设计 本文在Matlab GUI基础上设计了针对Chebyshev型模拟带通滤波器的设计分析软件。用户在使用时只需输入要设计的滤波器设计指标值，选择要设计的滤波器类型，即可在分析滤波器特性时只需选择相应菜单就能得出对应的特性。 發表于：2011/1/9 基于MATLAB的车牌识别系统的研究 从MATLAB编程运行结果看，这里采用的图像识别算法对车牌的定位非常有效，该算法可有效检测车牌图像的上下左右边框、旋转角度，准确分割及识别车牌字符。 發表于：2011/1/9 电磁干扰滤波器的构造原理与应用 随着电子设备、计算机和家用电器的大量涌现与广泛普及，电网干扰正日益严重并形成一种公害，因为这个干扰可导致电子设备无法正常工作。特别是瞬态电磁干扰，其电压幅度高、上升速率快、持续时间短、随机性强、容易对 發表于：2011/1/7 一些软件的抗干扰技术 1、软件看门狗的设计方案单片机或微机系统受到强干扰后可造成程序失控，使CPU进入死循环，或者使程序跑飞。利用“看门狗”技术能不断地监视程序运行的时间，一旦超过限定时间，就确认系统已经“死机& 發表于：2011/1/7 面向对称体系结构的FPGA仿真模型研究 本文提出了面向对称多核体系结构的FPGA仿真模型，以及基于该模型的多核／众核、SIMD体系结构的执行模式。相对于软硬件联合仿真方法，该仿真模型减少了软硬件协同逻辑并避免了设计复杂的软件划分算法。实验结果表明，面向对称多核体系结构的FPGA仿真模型能有效地减少仿真系统FPGA资源的需求，增大FPGA的仿真规模，并且其带来的仿真时间增量是可接受的。但该仿真模型主要是面向对称体系结构，而不适用于异构多核系统等非对称结构。 發表于：2011/1/7 从高频率到低频率IBIS无处不在 IBIS使得SPICE仿真选项显得不那么重要，因为仿真时间大大缩短，并且拥有同样的准确度。我所说的IBIS仿真时间更短，是相对于一个大型PCB系统需要数天或数周时间来完成一次晶体管级SPICE仿真而言的，其执行一次IBIS仿真只需数分钟或几小时的时间。通过一次IBIS仿真，您可以生成许多传输线响应和眼图。 發表于：2011/1/7 基于16位8通道DAS AD7606的可扩展多通道同步采样数据采集系统(DAS)的布局考虑 此电路笔记详细介绍针对采用多个AD7606器件应用而推荐的印刷电路板(PCB)布局。该布局在通道间匹配和器件间匹配方面进行了优化，有助于简化高通道数系统的校准程序。 發表于：2011/1/7 用振荡器采样随机数发生器保证网络SoC设计加密算法的安全性 在保障互联网安全的各种加密算法中，随机数产生至关重要。产生随机数的方法有多种，其中振荡器采样法最适于构建SoC设计所需的随机数发生器。本文介绍振荡器采样法的工作原理，并概述在具体使用这种振荡器时应注意的事项。 發表于：2011/1/7 相位噪声和抖动的概念及其估算方法 时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响，并在电路板级、芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法。随着通信系统中的时钟速度迈入 發表于：2011/1/7 电磁兼容性的设计与测量 1、主要技术参数电磁兼容性的设计是一项复杂的系统工程。首先要学习并掌握有关标准及规范，然后参照实际电磁环境来提出具体的要求，进而制定技术和工艺的实施方案。在设计电子仪器、设备时。应重点考虑电路设计、隔离 發表于：2011/1/7 DSP的电磁兼容性问题探讨 1引言自从20世纪80年代初期第一片数字信号处理器芯片（DSP）问世以来，DSP就以数字器件特有的稳定性、可重复性、可大规模集成、特别是可编程性和易于实现自适应处理等特点，给数字信号处理的发展带来了巨大 發表于：2011/1/7 一种全新的深亚微米IC设计方法 众所周知，传统的IC设计流程通常以文本形式的说明开始，说明定义了芯片的功能和目标性能。大部分芯片被划分成便于操作的模块以使它们可以分配给多个设计者，并且被EDA工具以块的形式进行分析。逻辑设计者用Verilog或VHDL语言写每一块的RTL描述，并且仿真它们，直到这个RTL描述是正确的。 發表于：2011/1/6 OLE_LINK31OLE_LINK30吉林大学汽车工程学院为全院师生提供 MathWorks 软件 OLE_LINK10OLE_LINK6OLE_LINK7OLE_LINK11OLE_LINK8OLE_LINK9许可协议让学生可以学习和了解世界领先汽车公司所使用的产品、技术和实用方法 發表于：2011/1/5 应对FPGA/SDI子系统中的高速板布局挑战 SDI板布局的难点在于设计一种方案，可以最大限度减少75Ω端口上很多外部元件引起的阻抗失配。使用75Ω微带线以及与无源元件的接合焊盘尺寸相当的迹线宽度可以实现使阻抗失配降到最低的目标。使用第二接地基准就可以为连接到高针脚数FPGA的100Ω差分迹线灵活选择较细迹线宽度。务必使用75Ω受控阻抗设计良好的BNC布局。建议在信号路径上查找因布局结构变化引起的阻抗变化，并设计一种方式可以抵消过多电感或电容以保持目标特征阻抗值。通过遵循几个简单的布局指导原则，可以设计符合SDI高信号保真要求的板，并实现高密度连接至FPGA。 發表于：2011/1/5 <…516517518519520521522523524525…>
