頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 基于Nios II的AT24C02接口电路设计 在讨论了I2C通信协议的基础上，利用FPGA技术，设计了NiosⅡ与AT24C02”之间进行通信的接口电路。本接口电路能产生基于I2C通信协议的读写操作时序，成功实现了对AT24C02的读写功能。由于所有的时序，都是由硬件产生，因此，本设计具有控制简单、成本低廉等特点。 發(fā)表于：2011/4/22 ModelSim+Synplify+Quartus的Altera FPGA的仿真实现 1、设计一个多路选择器，利用ModelSimSE做功能仿真； 2、利用Synplify Pro进行综合，生成xxx.vqm文件； 3、利用Quartus II导入xxx.vqm进行自动布局布线，并生成xxx.vo(Verilog 4、利用ModelSimSE做后仿真，看是否满足要求。 發(fā)表于：2011/4/22 基于NiosⅡ的直流电机PID调速控制系统 基于NiosⅡ的直流电机PID调速控制系统,介绍一种基于NiosII软核的直流电机PID控制系统。采用PWM直流电机调速方案，利用Altera公司推出的DE2板作为综合开发平台，采用SOPC技术，通过在FPGA中植入嵌入式软核NiosⅡ作为中央处理嚣，借助PID控制算法实现整个直流电机外围电路的PWM闭环调速控制，这是时直流电机经典控制(即基于单片机或DSP的电机控制)的全新改进。 發(fā)表于：2011/4/22 基于CPLD 120MHz高速A/D采集卡设计 高速A／D采集技术已在许多领域得到愈来愈广泛的应用，本文将详细论述采用CPLD技术来实现120MHz高速A／D采集卡的设计方法，该采集卡具有包括负延迟触发在内的多种触发方式，采用CPLD复杂可编程逻辑器件（又称FPGA）EPM7128SQC100－7和AD公司的高速模数转换器（A／D）AD9054BST－135来实现。 發(fā)表于：2011/4/22 基于FPGA的DDS电路板检测仪信号发生器设计 直接数字频率合成(Direct Digital Synthesize，DDS)是从相位概念出发直接合成所需波形的一种频率合成技术。它是继直接频率合成和间接频率合成之后发展起来的第三代频率合成技术，突破了前两代频率合成法的原理，从“相位”的概念出发进行频率合成，这种方法不仅可以产生不同频率的正弦波、方波、三角波，而且可以控制波形的初始相位，还可以用此方法产生任意波形，目前得到了广泛的应用。 發(fā)表于：2011/4/22 FPGA在数字式心率计中的电路组成及工作原理 心率计在数字式心率计的基础上，采用FPGA和VHDL语言实现，减少了元器件使用数量，提高了测量精度和可靠性。该电路能够实时采集并测量人体心跳的瞬时和平均心跳速率，判断并显示心率状态（即心跳是否正常、是否过快或过慢、是否有心率不齐现象）。如果心率过快或过慢或者有心率不齐现象，那么将用不同颜色发光管进行闪烁报警显示。 發(fā)表于：2011/4/22 针对FPGA优化的高分辨率时间数字转换阵列电路 介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。 發(fā)表于：2011/4/21 莱迪思半导体公司宣布推出适用于具有可配置SERDES的FPGA的最低成本的设计平台 莱迪思半导体公司（NASDAQ: LSCC）今日宣布推出新的LatticeECP3™Versa开发套件，这对在各种市场中开发前沿应用是非常理想的，诸如工业网络、工业自动化、计算、医疗设备、国防和消费电子产品。低成本的LatticeECP3Versa开发套件现在的促销价只有99美元。 發(fā)表于：2011/4/21 台积电首推智能机平板电脑芯片新工艺 台积电在近日举行的台积电2011技术研讨会上推出了业界首个专为智能手机、平板电脑芯片优化的制程工艺。... 發(fā)表于：2011/4/21 基于Xilinx Spartan系列FPGA的数字示波器图文显示系统的软硬件设计 本文是基于FPGA的数字示波器图文显示系统的硬件/软件的设计思路和设计方案。此系统设计完成后，测试表明系统可以将相应的图形文字显示出来，显示的图形和文字与预期的基本一致。该设计满足了系统的需要，更重要的是具有很强的灵活性和可控性，同时使显示更加高速度快捷，具有非常广阔的应用前景。 發(fā)表于：2011/4/21 <…407408409410411412413414415416…>
