頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 基于ARM和CPLD的高速数据采集系统设计 数据采集系统是通过采样电路将输入的模拟信号转换成离散信号，并送入CPU、MCU或DSP进行处理。本文利用ARM微处理器和CPLD器件组成的现场数据采集系统，然后通过以太网接口于上位机相连，就可以有效解决上述问题。 發(fā)表于：2011/4/17 基于FPGA的IEEE 1394b串行总线高速数据传输系统 介绍了IEEE 1394h串行总线的特点，并以FPGA嵌入式处理器Nios II为控制核心，设计实现了一种1394b高速数据传输系统。阐述了该系统的硬件设计和软件工作流程。实验表明，该系统可靠性高、实时性好、具有广泛的应用价值。 發(fā)表于：2011/4/17 基于DSP与FPGA的全姿态指引仪图形显示系统设计 针对机载电子全姿态指引仪显示图形信息的特征及其变化特点，在系统初始化时将图形内容分为背景层、填充层和动态字符层三层，运算过程中只改变根据参数变化的填充层和字符层；将图形运算过程分为图形轮廓生成和硬件区域填充，分别由DSP软件标记区域边界，FPGA根据标记硬件完成区域填充；同时图形运算处理算法在所设计的DSP+FPGA的硬件平台上进行了实现与验证，结果表明，这种图形处理方法减轻了传统处理方法中主处理器的运算负担，很大程度上提高了系统的实时性。 發(fā)表于：2011/4/17 基于FPGA和LVDS技术的光缆传输技术 某飞行器发射前，需测试飞行器各项参数，参数测试是通过数据记录器记录飞行器数据并传至地面测试台。测试过程中，为了保证测试人员人身安全，飞行器和地面测试台间距需有300 m，两者间采用长线数据传输。现有的技术有：RS一485总线，在几百米时，传输速度较低；CAN总线虽具有较高的可靠性，但传输速度也较低；而千兆以太网接口的传输速度很快，但以太网协议复杂，不适用。为此，这里提出一种基于FPGA和LVDS接口器件的光缆传输技术。 發(fā)表于：2011/4/17 基于一种EP2SGX系列FPGA的PCI接口设计 在现代雷达数据处理系统和其他应用系统中，传统的ISA、EISA等总线已逐渐无法适应高速数据传输的要求。而PCI局部总线以其高性能、低成本、使用方便和适应性等优点成为大多数系统的主流总线。其中常用的33 MHz、32位的PCI总线尖峰传输速率为132 MB／s。PCI总线接口相对其他总线接口来说是比较复杂的，它有着严格的同步时序要求，且为了实现即插即用和自动配置，PCI总线的配置空间有许多配置寄存器需要设置。本文在简要介绍PCI总线及其特点的基础上，介绍了如何利用FPGA设计PCI总线的接口电路，并给出了设计PCI总线接口时应注意的一些问题。 發(fā)表于：2011/4/17 基于FPGA和LAN91C111的嵌入式以太网接口设计 基于FPGA和LAN91C111的嵌入式以太网接口设计,摘要：介绍了SMSC公司生产的嵌入式以太网控制器LAN91C111的主要特点及工作原理，并从系统方案、硬件设计、软件设计等方面，详细介绍了基于ALTERA公司的NIOSII软核处理器芯片LAN91C111芯片来实现以太网互联通信的原理 發(fā)表于：2011/4/17 基于FPGA的PXA270外设时序转换接口设计方案 ARCNET协议应用于高速动车组列车通信网络时，产生中央控制单元处理器PXA270与专用协议控制器件COM20020相连的时序不匹配问题，若用通用数字电路模块进行时序转换，PXA270需占用PXA270专门的资源(CPU时间片)对 COM20020的寄存器、数据包缓冲区进行低速读写访问(对COM20020的相邻两次读操作相隔至少300 ns)，这样将增加处理器的负担。基于这种现状，提出一种基于FPGA的PXA270外设时序转换接口设计方案，以FPGA为桥梁进行时序转换，并增加存储器直接访问DMA(Direct Memory Aeeess)功能，即FPGA自动完成数据包的收发工作，PXA270则只需高速读写访问FPGA中的同步双口RAM。 發(fā)表于：2011/4/15 基于DSP和FPGA的卫星测控多波束系统设计 本文讨论了卫星测控多波束系统DSP模块中算法的并行实现以及并行处理任务的分配，采取了一系列措施优化DSP模块的整体程序，并应用了模块化的思想，结构设计合理，能够满足系统的需求。 發(fā)表于：2011/4/15 基于赛灵思FPGA的数字频域干扰抵消器 直放站在现代通信系统中是必不可少的，但是如果直放站的收发天线隔离度不够，整机增益偏大时，输出信号经延时后反馈到输入端，会使直放站输出信号发生严重失真产生自激。在无线通信系统的同频直放站中，为了减小产品体积以及缩短建站成本，收发天线常常放置在一起(或距离很近)。 發(fā)表于：2011/4/15 基于AD7892SQ和CPLD的数据采集系统 本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。 發(fā)表于：2011/4/15 <…412413414415416417418419420421…>
