頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 基于FPGA的三相函数信号发生器设计 基于FPGA的三相函数信号发生器以DDS为核心，在Altera公司CycloneⅡ系列EP2C8T144C8上实现正弦波、方波、三角波和锯齿波信号的产生，利用单片机PICl8F4550控制波形的频率及相位差。同时单片机通过DAC0832控制波形数据转换DAC902参考电压实现在波形幅度的控制，D／A输出的波形经过放大、滤波后输出。波形参数的输入输出通过触摸屏和液晶屏实现，测试结果显示该系统具有较高的精度和稳定性。 發(fā)表于：2011/5/3 基于DSP+CPLD的异步电动机控制系统开发平台设计 DSP结合CPLD构建的电机开发平台，适合异步电动机控制算法的实现，以DSP作为主控制器，CPLD辅助功能扩展，使得整个控制系统开发平台具有较强的扩展功能和较高的灵活性，不仅节约了成本，缩短了系统开发周期，而且提高了开发性能。 發(fā)表于：2011/5/1 基于DAC芯片AD9248和CY7C09449的PCI高速数据采集 数据采集向高精度和高速度两个方向发展。高精度数据采集依赖于A/D器件的精度，高速度数据采集不仅... 發(fā)表于：2011/4/30 SMSC的芯片间连接(ICC)技术已授权给AMD公司 专精于建立增值连接性方案生态系统的领先半导体厂商SMSC公司今天宣布，AMD (NYSE: AMD)已获得SMSC的专利芯片间连接(Inter-Chip Connectivity™，ICC)技术授权。 發(fā)表于：2011/4/29 基于FPGA芯片的CCD的硬件驱动电路设计 用XILINX公司系列FPGA-SPARTAN芯片，在QuartusⅡ5.0开发环境下采用VHDL语言输入方法开发设计出了高分辨率全帧CCD TH7888A的驱动电路，能够产生满足TH7888A要求的驱动脉冲。与以往常采用的驱动方法相比其面积大大减小了，采用FPGA进行设计，简化了CCD驱动电路的电路系统。整个设计编程完毕后进行仿真、时序验证正确后再下载到器件中，然后进行电路的测试校验直到达到预期效果。这样的设计修改起来较为方便，只要修改程序即可，不需要像传统的设计方法要更换器件修改设计电路等，实验证明，把VHDL应用于CCD驱动电路的设计，可以满足系统的高速性和电路的集成度等要求。 發(fā)表于：2011/4/29 XScale PXA270在Linux下的FPGA设备驱动 以ACEX1K50为例，介绍FPGA在Intel XScale PXA270微处理器系统上的应用。通过内存映射机制实现ACEX1K50在Linux下的设备驱动；通过用户应用程序实现对ACEX1K50设备的操作，为FPGA在嵌入式领域的应用提供一种方法。 發(fā)表于：2011/4/29 基于FPGA的DSP嵌入系统及其在平板显示器中的应用 常用FPGA来实现DSP嵌入系统与嵌入微处理器系统，而本文主要介绍高性能、低成本的Spartan-3 FPGA实现的DSP嵌入系统及其Spartan-3系列器件在平板显示器中的应用。 發(fā)表于：2011/4/29 基于并行相关的实时时差估计器设计与实现 从相关时差估计的基本原理出发，提出了一种并行时域相关结构，基于这种并行结构设计实现了一种简单高效的时差估计器。与传统频域相关时差估计器相比，这种时差估计器的主要优点是提高了运算效率，运算周期大为缩短，可以满足实时高精度时差估计的需求，同时结构简单，硬件资源开销小，易于设计实现。实际测试结果验证了上述结论。 發(fā)表于：2011/4/28 一种用于数字下变频的高阶分布式FIR滤波器及FPGA实现 设计了一种用于数字下变频的256阶分布式FIR滤波器。通过分析分布式FIR滤器结构给实现电路所需资源和运算速度带来的影响，确定了适用于Cyclone III系列FPGA的实现结构。在Cyclone III系列EP3C40F484C6N芯片上实现该算法并分析了资源消耗与电路速度。 發(fā)表于：2011/4/28 基于FPGA的FFT算法硬件实现 设计了一种基于FPGA的1024点16位FFT算法，采用了基4蝶形算法和流水线处理方式，提高了系统的处理速度，改善了系统的性能。提出了先进行前一级4点蝶形运算，再进行本级与旋转因子复乘运算的结构。合理地利用了硬件资源。对系统划分的各个模块使用VerilogHDL进行编码设计。对整个系统整合后的代码进行功能验证之后，采用QuartusⅡ与Matlab进行联合仿真，其结果是一致的。该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，在数字信号处理领域有广泛应用。 發(fā)表于：2011/4/28 <…403404405406407408409410411412…>
