電子元件相關(guān)文章 清洗封装产品面临哪些挑战？ 先进封装工艺正朝着更高密度的方向迅速发展。不同于传统的SMT表面贴装，封装技术如倒装芯片、2.5D/3D TSV硅通孔、BGA植球、MEMS、QFN和晶圆级封装等都有复杂的结构和微小的间隙，制造过程中产生的残留物（如助焊剂、粉尘等）更难以去除。因此为了达到符合要求的清洁度，必须制定合适的清洗工艺。 發(fā)表于：2023/8/29 亚信新品亮相：AX88279探索2.5G以太网崭新世界 亚信电子AX88279 USB 3.2转2.5G以太网芯片解决方案，支持macOS、Windows 11/10/8.x、Linux/Android/Chrome OS及任天堂Switch等不同平台内置的网络驱动程序，透过这个免驱动安装（ Driverless）的特点，可轻松地实现便利的即插即用（Plug and Play）连网功能。 發(fā)表于：2023/8/29 意法半导体量产PowerGaN器件，让电源产品更小巧、更清凉、更节能 2023年8月3日，中国 -意法半导体宣布已开始量产能够简化高效功率转换系统设计的增强模式PowerGaN HEMT（高电子迁移率晶体管）器件。STPOWER? GaN晶体管提高了墙插电源适配器、充电器、照明系统、工业电源、可再生能源发电、汽车电气化等应用的性能。 發(fā)表于：2023/8/29 逐点半导体为真我GT5智能手机打造越级画质体验 中国上海，2023年8月28日——专业的视觉处理方案提供商逐点半导体携手科技潮牌realme正式宣布，新发布的真我GT5智能手机搭载逐点半导体X7视觉处理器。通过集成该处理器先进的超低延时插帧、低功耗超分、全时HDR等技术，这款新机可为消费者在玩游戏和看视频时提供更全面的画质保证和更舒适的屏幕体验。同时，作为逐点半导体IRX游戏体验认证的首款真我手机，真我GT5智能手机的用户还可在多款人气手游上享受逐点半导体与真我带来的符合游戏内容与手机性能特色的画质调优，进一步增强游戏的画面表现力。 發(fā)表于：2023/8/29 东芝开发出业界首款2200V双碳化硅（SiC）MOSFET模块 中国上海，2023年8月29日——东芝电子元件及存储装置株式会社（“东芝”）今日宣布，推出业界首款[1]2200V双碳化硅（SiC）MOSFET模块---“MG250YD2YMS3”。新模块采用东芝第3代SiC MOSFET芯片，其漏极电流（DC）额定值为250A，适用于光伏发电系统和储能系统等使用DC 1500V的应用。该产品于今日开始支持批量出货。 發(fā)表于：2023/8/29 基于PG网络的全流程优化在高性能CPU内核中的应用 随着高性能计算芯片的集成度不断提高以及工艺的进步， 金属连线的宽度越来越窄，芯片电源网络上电阻增加和高密度的逻辑门单元同时有逻辑翻转动作时会在电源网络上产生电压降（IR Drop），导致芯片产生时序问题，甚至可能发生逻辑门的功能故障。 發(fā)表于：2023/8/29 比亚迪电子酝酿158亿元大并购！ 8月28日，比亚迪发布公告称，旗下比亚迪电子与捷普电路(新加坡)有限公司于8月26日签署框架协议，将以约158亿元(约为22亿美元)现金收购捷普电路位于成都、无锡的产品生产制造业务，包括现有客户的零部件生产制造业务。 發(fā)表于：2023/8/29 e络盟现货供应23000多款ADI产品 中国上海，2023年8月25日–安富利旗下全球电子元器件产品与解决方案分销商e络盟将持续扩大Analog Devices（ADI）的产品范围，新增7000多款新品库存，在售ADI产品总数达到23300多款。 發(fā)表于：2023/8/25 一种基于Quantus-reduce加速模拟仿真验证分析的解决方案 随着半导体技术的进步，芯片的设计规模不断扩大，这使得电路设计需要考虑的寄生效应更加复杂，电路的后仿真工作也变得更加繁重。介绍了如何应用Cadence公司的寄生抽取工具Quantus进行post-layout寄生抽取，利用Quantus的Standalone Reduction （简称Qreduce）功能对后仿网表进行精简，以达到缩减网表的规模，提高仿真速度的目的。Cadence的Qreduce功能是通过数学的运算，将RC网络进行等效运算，以减少节点，从而达到缩减网表的规模，但同时保证了不会对精度造成比较大的损失。从后仿网表的缩减程度、仿真精度的影响、仿真速度以及内存消耗等方面进行论述，给出关键对比指标。 發(fā)表于：2023/8/25 使用Xcelium Machine Learning技术加速验证覆盖率收敛 随着设计越来越复杂，受约束的随机化验证方法已成为验证的主流方法。一般地，验证激励做到不违反spec描述条件下尽量随机，这样验证能跑到的空间才更充分。但是，这给功能覆盖率收敛带来极大挑战，为解决这一难题，Cadence率先推出了仿真器的机器学习功能——Xcelium Machine Learning，采用机器学习技术让功能覆盖率快速收敛，大大提高验证仿真效率。介绍了Xcelium Machine Learning的使用流程，并给出在相同模拟（simulation）验证环境下应用Machine Learning前后情况对比。最后Machine Learning在模拟（simulation）验证中的应用前景进行了展望。 發(fā)表于：2023/8/25 基于Cadence Integrity 3D-IC的异构集成封装系统级LVS检查 随着硅工艺尺寸发展到单纳米水平，摩尔定律的延续越来越困难。2D Flip-Chip、2.5D、3D等异构集成的先进封装解决方案将继续满足小型化、高性能、低成本的市场需求，成为延续摩尔定律的主要方向。但它也提出了新的挑战，特别是对于系统级的LVS检查。采用Cadence Integrity 3D-IC平台工具，针对不同类型的先进封装，进行了系统级LVS检查验证，充分验证了该工具的有效性和实用性，保证了异构集成封装系统解决方案的可靠性。 發(fā)表于：2023/8/25 Concurrent Multi-die Optimization物理实现方案的应用 随着芯片制造工艺不断接近物理极限，使用多die堆叠的3DIC Chiplets设计已经成为延续摩尔定律的最佳途径之一。Integrity 3D-IC平台将设计规划、物理实现和系统分析统一集成于单个管理界面中，为3D设计提供了系统完善的解决方案。其中传统的die-by-die流程在3D结构建立后分别对两个die进行2D物理实现，同时工具也开发了多die协同（concurrent multidie）的物理实现流程，并行式进行多颗die的布局布线。此工作在实际项目中，使用Cadence Integrity 3D-IC 工具，针对性地建立concurrent multidie的流程，将两颗die在同一个设计中实现并行摆放、3D结构单元（Hybrid Bonding bump）的位置优化、时钟树综合和绕线。协同优化的3D物理实现方案相比于die-by-die方案在设计整体结果上有更好的表现。 發(fā)表于：2023/8/25 DDR5仿真精度研究及在内存升级中的应用 使用Cadence公司的SystemSI对DDR信号通道进行整体仿真，同时，借助一博科技自研的Interposer夹具进行测试，经过多次的仿真测试拟合，所介绍的DDR仿真测试方法可以达到较高的精度。随着对内存带宽的需求不断提升，作为当前主流的DDR4局限性日益明显，通过具体案例说明了DDR5信号完整性提升的具体技术，并通过仿真对比，展示了DDR5在内存升级过程中的优势。 發(fā)表于：2023/8/25 英伟达Q2净利润同比暴增843%，AI芯片还能狂飙？ 据英伟达8月24日公布的财报，2023年第二季度，其实现营收135.07亿美元，同比增长101%，环比增长88%；净利润61.88亿美元，同比大增843%，环比增长203%。这也是英伟达首次在季度营收上超过英特尔（129亿美元），迎来前所未有的历史性时刻。 發(fā)表于：2023/8/25 东芝推出用于直流无刷电机驱动的600V小型智能功率器件 中国上海，2023年8月24日——东芝电子元件及存储装置株式会社（“东芝”）今日宣布，推出两款600V小型智能功率器件（IPD）---“TPD4163F”和“TPD4164F”，可用于空调、空气净化器和泵等直流无刷电机驱动应用。“TPD4163F”和“TPD4164F”的输出电流（DC）额定值分别为1A和2A，于今日开始支持批量出货。 發(fā)表于：2023/8/24 <…41424344454647484950…>
