頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 零基础教你学FPGA之Verilog语法基础(中) 顺序快就好比C语言里的大括号“{ }”，在Verilog语法中，用begin…end代替。这里只需要知道，在begin…end中间的语句是顺序执行的就行了。 發表于：2015/2/9 零基础教你学FPGA之Verilog语法基础(上) 这几天复习了一下Verilog的语法知识，就借此写写我对这些东西的想法吧。感觉呢，是和C语言差不多，具有C语言基础的朋友学起来应该没什么问题，和C语言相同的地方就不说了吧，重点说一下不同点吧。 發表于：2015/2/9 基于FPGA的跨时钟域信号处理——专用握手信号 在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟域的信号进行通信。异步时钟域所涉及的两个时钟之间可能存在相位差，也可能没有任何频率关系，即通常所说的不同频不同相。 發表于：2015/2/7 利用PowerPC对多片FPGA并行配置的设计与实现 为了克服JTAG等常用FPGA配置方式存在的下载速度慢等缺点，设计了一种利用PowerPC对多片FPGA进行并行配置的方案。借助PowerPC通用输入/输出口产生控制逻辑，利用其本地总线并行下载配置数据。该方案可以选择8 bit、16 bit以及32 bit位宽下载方式，依次实现对多片FPGA的并行配置。经实测，利用JTAG口对XC6VSX475T芯片进行配置需要48 s，而采用本方案可将配置时间缩短至1 s左右，大大缩短了配置时间。 發表于：2015/2/6 FPGA与图像处理研讨会圆满落幕 2015年2月1日，由《电子技术应用》杂志社主办的电子技术应用.Tech-Workshop之“FPGA与图像处理”圆满落幕。本次活动吸引了40余名视频图像处理爱好者、FPGA爱好者参会，听众来自中科院电子所、中科院微电子所、电子六所等科研单位，华为、清华同方、大唐移动、展讯通信等知名企业，以及北京大学、北京航空航天大学、北京邮电大学、北京工业大学等高等院校。 發表于：2015/2/5 FPGA与通用处理器同步数据传输接口的设计 针对FPGA与通用处理器之间数据通信的方式，提出了基于包含SDRAM控制器的通用处理器与FPGA实现同步数据传输的方法。该方法通过在FPGA内部构建同步输入/输出接口STI（Synchronous Transmission Interface），将FPGA模拟为包含SDRAM控制器的通用处理器的外接SDRAM存储器，从而实现FPGA与通用处理器之间的同步数据传输。经理论分析和实际电路验证表明，对于FPGA与通用处理器之间的数据通信，在不增加任何硬件成本的前提下，采用该方法较传统异步传输方法传输速率得到显著的提升。 發表于：2015/2/4 从零开始走进FPGA——边沿检测技术 也许，没有那么一本教科书，会说到这个重要的思想;也许，学了很久的你，有可能不知道这个重要的思想吧。很惭愧，我也是在当年学了1年后才领悟到这个思想的。 發表于：2015/2/4 FPGA难学的几大原因 FPGA为什么是可以编程的?恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无关紧要的。 發表于：2015/2/4 强化连结技术IP实力 莱迪思收购晶鐌 莱迪思半导体（Lattice Semiconductor）正式将晶鐌（Silicon Image）收编麾下。莱迪思半导体宣布和Silicon Image签署最终收购协议；将以每股7.3美元的价格收购Silicon Image，换算总值相当于以现金6亿美元完成这宗购并案。 發表于：2015/1/30 Xilinx宣布400万逻辑单元元件出货 美商赛灵思(Xilinx)宣布400万逻辑单元元件出货，可提供等同于5,000万以上ASIC逻辑闸，元件容量更比竞争产品高出4倍。首批出货的Virtex UltraScale VU440 FPGA是新一代ASIC及复杂的SOC原型设计与模拟仿真的好选择。除了具备等同于5,000万的ASIC逻辑闸及高I/O脚数，Virtex UltraScale VU440 FPGA更运用了UltraScale架构的类ASIC时脉、新一代布线技术及各种逻辑模块强化功能，提供元件使用率，适用于ASIC原型设计和大型模拟仿真。 發表于：2015/1/26 <…201202203204205206207208209210…>
