頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 SDSoC为嵌入式软件开发工程师开辟新天地 2014年4月，Xilinx推出SDNet软件定义规范环境，业内首次实现了“软”定义网络；2014年11月，Xilinx推出针对OpenCL™、C和C++的SDAccelTM开发环境SDAccess，利用FPGA实现数据中心应用加速。2015年3月，Xilinx公司SDx™系列开发环境的第三大成员——面向全可编程SoC和MPSoC的SDSoC开发环境诞生。借助SDSoC，嵌入式软件开发工程师可以直接参与到产品的设计当中，而不再受限于对系统硬件架构或对硬件描述语言的了解。 發表于：2015/3/12 NI能否解决SDR设计挑战 且看市场接受度如何 NI(美商国家仪器)在产业界最引为豪的产品线之一，莫过于业界知名的LabVIEW软体，透过该软体可以与PXI模组或是其他控制器配合，进行模组化量测或是环境监控等多种应用，所以在全球科技产业拥有一定的能见度。 發表于：2015/3/12 SDRAM在图形生成电路中的应用 针对机载座舱显示器对高分辨率图形实时生成与显示的应用需求，提出了一种基于SDRAM帧存的图形生成电路实现方法。该方法以DSP作为图形处理器执行图形运算算法，以FPGA作为协处理器，对SDRAM帧存采取乒乓操作方式进行图形数据缓冲处理，实现了图形的实时生成。运用该方法只需两片SDRAM器件即可实现分辨率高达1 600×1 200的图形数据的实时生成与显示处理；对时序参数和接口逻辑做少许修改，可生成多种分辨率图形画面。 發表于：2015/3/11 基于FPGA的高速数据存储系统优化设计 针对遥测系统数据记录装置中数据传输速率与存储速率不匹配的问题，提出Flash的并行存储方案，采用交替双平面的编程方式可以使得存储器的存储速率达到单片Flash最高存储速率的2倍，即60 MB/s；对控制单元FPGA内部双端口RAM的逻辑设计进行改进，解决了数据存储异常的现象。在数据回收方面，提出了多备份的设计思想和备用读数接口的设计方案，已在工程应用中得到成功实践，验证了该数据记录装置的可靠性。 發表于：2015/3/10 【Vivado使用误区与进阶】Tcl在Vivado中的应用 Xilinx的新一代设计套件Vivado相比上一代产品ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对 初学者来说，新的约束语言XDC以及脚本语言Tcl的引入则成为了快速掌握Vivado使用技巧的最大障碍，以至于两年多后的今天，仍有很多用户缺乏升级 到Vivado的信心。 發表于：2015/3/5 【Vivado使用误区与进阶】XDC约束技巧之时钟篇 Xilinx 的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE中支持的UCF大不相同，给使用者带来许多额外挑 战。Xilinx工具专家告诉你，其实用好XDC很容易，只需掌握几点核心技巧，并且时刻牢记：XDC的语法其实就是Tcl语言。 發表于：2015/3/5 【Vivado使用误区与进阶】XDC约束技巧——CDC篇 上一篇《XDC约束技巧之时钟篇》介 绍了XDC的优势以及基本语法，详细说明了如何根据时钟结构和设计要求来创建合适的时钟约束。我们知道XDC与UCF的根本区别之一就是对跨时钟域路径 （CDC）的缺省认识不同，那么碰到FPGA设计中常见的CDC路径，到底应该怎么约束，在设计上又要注意些什么才能保证时序报告的准确性？ 發表于：2015/3/5 让更多的用户受益于强大的Vivado与UltraFAST 想到要写这一系列关于工具和方法学的小文章是在半年多前，那时候Vivado已经 推出两年，陆陆续续也接触了不少客户和他们的设计。我所在的部门叫做“Tools & Methodology Applications”，其实也是专为Vivado而设的一个部门，从Vivado的早期计划开始，我和我的同事们就投入到了Xilinx和 Vivado的客户们的推广和支持中，我们给客户做培训，在市场活动上做报告，培训和考核代理商，也去现场支持客户的设计。 發表于：2015/3/5 【Vivado使用误区与进阶】用Tcl定制Vivado设计实现流程 上一篇《Tcl在Vivado中的应用》介绍了Tcl的基本语法以及如何利用Tcl在Vivado中定位目标。其实Tcl在Vivado中还有很多延展应用，接下来我们就来讨论如何利用Tcl语言的灵活性和可扩展性，在Vivado中实现定制化的FPGA设计流程。 發表于：2015/3/5 【Vivado使用误区与进阶】在Vivado中实现ECO功能 关于Tcl在Vivado中的应用文章从Tcl的基本语法和在Vivado中的应用展开，继上篇《用Tcl定制Vivado设计实现流程》介绍了如何扩展甚至是定制FPGA设计实现流程后，引出了一个更细节的应用场景：如何利用Tcl在已完成布局布线的设计上对网表或是布局布线进行局部编辑，从而在最短时间内，以最小的代价完成个别的设计改动需求 發表于：2015/3/5 <…199200201202203204205206207208…>
