頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 基于FPGA的数字直放站链路切换设计 针对数字光纤直放站系统的远端单元给出了一种简单高效的链路切换设计方案。首先对通信链路进行检测，其次切换同步时钟，最后改变物理接口与上下行数据的映射关系，并使用FPGA进行实现。实验平台测试表明，在光纤故障和设备故障等通信链路故障时，通过链路切换实现了环网自愈，系统组网更为灵活，大大提高了系统的可靠性，可应用于安全性要求高的场合。 發(fā)表于：2016/2/19 资源受限设备的ZigBee树路由协议改进算法研究 ZigBee提供的自由表树路由算法与IEEE802.15.4标准的资源受限设备寻址方案，只适用于有限大小的对称树网络。本文提出了一种高效的路由算法和一个基于前缀码的灵活的、可变长度的寻址方案。该方案消除了路由表，并且不限制网络的规模，允许设备拥有任意数的子节点；利用简单的数学与/或逻辑等式来决定路由，并可以适用几乎所有类型的树状网络。理论分析和仿真结果表明，这种灵活的机制大大降低了成本开销。 發(fā)表于：2016/2/9 吉比特MAC接口IP软核的分析与研究 MAC(Media Access Control)层位于网络结构七层协议中的数据链路层，控制局域网中的多个节点对共享介质的访问，保证相邻节点之间数据的可靠传输。本文介绍一种吉比特MAC接口的结构，该MAC采用基于描述符传输的DMA（Direct Memory Access）和双通道的MTL(MAC Transaction Layer)，在半双工模式下支持10/100 Mb/s、全双工模式下支持10/100/1 000 Mb/s的网络数据传输速率。 發(fā)表于：2016/2/7 基于DSP+FPGA的高速数据处理与存储系统设计 针对信号处理数据量大、实时性要求高的特点，从实际应用出发，设计了以双DSP+FPGA为核心的并行信号处理模块。为了满足不同的信号处理任务需求，FPGA可以灵活地选择与不同的DSP组成不同的信号处理结构，同时为满足大数据存储要求设计了可方便网络控制的数据存储模块。模块之间可以通过自定义LVDS接口实现互联，组成一个系统。 發(fā)表于：2016/2/5 基于状态机的图像信息提取的FPGA设计及仿真分析 现场可编程逻辑门阵列（FPGA）应用于图像处理时，需要对数据中的图像信息进行准确的提取。设计中，FPGA中解压缩功能需要对压缩数据中的图像信息进行提取。根据压缩格式，设计了一种基于状态机的图像信息提取模块，并且在XST（Xilinx官方综合工具）以及Synplify pro两个综合环境下进行了仿真验证。通过对比仿真结果的差异，尝试分析设计的寄存器传输级视图（RTL视图），并找出了影响状态机工作的关键要素。强调了代码风格对FPGA设计的重要性。 發(fā)表于：2016/2/3 基于显著图与稀疏特征的图像视觉效果评价 提出一种基于显著图与稀疏特征的图像视觉评价算法，其中显著图类似于视觉阈值，提取出图像中的视觉注意区域，并使用独立成分分析（Independent Component Analysis ，ICA）等同于稀疏编码，来提取该区域的稀疏特征。最后通过综合特征相似性和灰度相关性，得到一种全参考图像质量评价方法。通过在3个标准图像数据库测试的结果表明，相对于其他评价算法，该方法很好地拟合了人眼主观评价。 發(fā)表于：2016/2/3 基于视觉特性的JPEG图像自适应隐写算法 提出一种基于视觉特性的图像隐写算法。该算法利用亮度和纹理阈值等人类视觉系统特性，并结合图像各个局部分块的亮度与纹理特征，将图像划分为强嵌入区、次嵌入区、弱嵌入区，计算各个局部分块亮度和纹理，分别嵌入不同比特数的秘密信息。实验结果表明，该算法能够增加图像秘密信息的嵌入容量，提高抗检测性能，以及保持较高的峰值信噪比。 發(fā)表于：2016/2/3 基于I2C接口EEPROM读写控制器设计 简单介绍I2C总线协议，用Altera公司的FPGA（现场可编程门阵列）芯片设计I2C总线接口控制器，用于控制EEPROM（带电可擦写可编程只读存储器）的读写操作。 發(fā)表于：2016/2/2 一种基于FPGA的航空总线容错机制设计 航天应用中，单粒子翻转引发SRAM型FPGA的错误最多，而EDAC设计在纠错模块中有着广泛的应用。将依据扩展海明码设计的[40，32]EDAC模块嵌入到ARINC 659的双口数据DPRAM和指令SRAM中，提高了总线控制器的容错处理能力。 發(fā)表于：2016/2/2 台积电16nm制程获赛灵思FPGA大单 赛灵思（Xilinx）昨（1）日宣布，旗下采用台积电最新16纳米制程的最新可编程逻辑芯片（FPGA）VirtexUltraScale+正式出货首家客户采用，并将元件或主机板出货给超过60家客户。赛灵思是继续苹果和海思之后，又一半导体元件大厂加入台积电16纳米制程阵营，为台积电首季业绩添助力。 發(fā)表于：2016/2/2 <…173174175176177178179180181182…>
