頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 NI 发布进阶版分布式设备大规模在线监控方案 2016年5月9日–NI (美国国家仪器公司，National Instruments，简称NI) 作为致力于为工程师和科学家提供解决方案来应对全球最严峻的工程挑战的供应商，近日推出 NI InsightCM Enterprise 软件进阶版，这项解决方案有助于深入掌握企业的资产设备状态，以便进行机位的维护和操作。 發表于：2016/5/16 基于异构平台的自适应图像去马赛克的OpenCL加速 基于异构计算概念，使用GPU和OpenCL加速了一个高复杂度的自适应图像去马赛克算法，并在AMD Bald Eagle和FirePro W8100 组成的异构计算平台上完成了功能和性能测试。实验结果表明，该异构平台能取得良好的图像重建效果，W8100处理图像的速率超过了100 f/s，每帧图像有1 920×1 080个像素，证明异构计算平台及OpenCL可满足医疗、网络监控等应用领域对高帧率、高清图像影像的需求。 發表于：2016/5/16 移动游戏开发进入“ARM大学计划” ARM宣布其大学计划取得新进展，新增移动游戏开发课程，并发布全新教学套件，以适应全球移动游戏领域快速发展对创新人才的需求。 發表于：2016/5/13 Altera发布Quartus Prime Pro设计软件 Altera，现在已属英特尔公司，今天发布新的产品版Quartus® Prime Pro设计软件，进一步提高了FPGA设计性能和设计团队的效率。Quartus Prime Pro软件设计用于支持英特尔下一代高度集成的大容量FPGA，这将推动云计算、数据中心、物联网及其连网等领域的创新。内置在最新版软件中的功能前所未有的缩短了编译时间，提供通用设计输入方法，简化了知识产权(IP)的集成，从而加速了大规模FPGA设计流程。 發表于：2016/5/13 赛普拉斯全新可编程振荡器系列 赛普拉斯半导体公司（纳斯达克股票交易代码：CY）今日推出一款全新高性能可编程振荡器系列，可为嵌入式系统提供业界最佳的抖动性能和广泛的输出频率。CY294X可编程振荡器的性能高于40/100GbE、SyncE、IEEE 1588等高速接口标准苛刻的参考时钟要求，是交换机、路由器、无线基站、光纤入户（FTTH）集线器以及任何需要高性能时钟的网络应用的理想选择。 發表于：2016/5/13 莱迪思半导体针对工业市场提供增强的视频桥接解决方案 莱迪思半导体公司（NASDAQ: LSCC），客制化智能互连解决方案市场的领先供应商，今日宣布针对工业市场推出19款HDMI®产品。HDMI发送器、接收器、端口处理器和视频处理器套件保证了无缝的“即插即用”连接，超越了传统消费电子和移动应用。 發表于：2016/5/13 Sentral Group使用Mentor新一代Capital制造技术 Mentor Graphics公司（纳斯达克代码：MENT) 今天宣布，线束和特殊电缆的美国制造商 Sentral Group 通过部署 Mentor Capital® 套件中的生产制造模块，显著改进了线束生产制造设计流程。由此，从设计接收到车间都实现了大量自动化和连续数据流，进而压缩周转时间、最大幅度减少错误并降低工程成本。 發表于：2016/5/13 是德科技为 IMS-SIP 网络仿真器软件添加增强型语音服务编解码器 是德科技公司（NYSE：KEYS）日前宣布为 Keysight E6966B IMS-SIP 网络仿真器软件添加新的 3GPP 增强型语音服务（EVS）编解码器。此外，是德科技还在其 LTE/LTE-A 测试应用软件中添加更多的 IMS/VoLTE 控制功能，从而使运行该应用软件的 UXM 无线测试仪功能进一步增强。 發表于：2016/5/11 慧锐Customer Engagement Optimization解决方案 慧锐系统有限公司（Verint® Systems Inc.，纳斯达克股票代码：VRNT）日前宣布，全球知名集装箱航运公司部署了Verint企业人力资源管理软件解决方案，该方案包括桌面流程分析及绩效管理。该企业将在其处理流程工作的全球服务中心应用这些技术，以推动企业后台办公运营取得卓越成果。 發表于：2016/5/10 改进的时钟偏斜误差校正方法的FPGA实现 利用改进的完美重构方法对多A/D采样系统的时钟偏斜误差校正方法进行了FPGA实现。采用自顶向下和模块化的设计方法，实现了多路采样数据的相位同步模块、数据位置映射模块、并行多相滤波器组模块以及多路数据合成模块。对完美重构方法中的滤波器组运用多相分解技术将其化为并行结构滤波器组，对输出数据采用流水线结构加法器组进行处理，降低了系统运算延迟，提高了系统的实时性。在MATLAB和ModelSim中进行仿真，结果表明了该实现的正确性和有效性。 發表于：2016/5/10 <…167168169170171172173174175176…>
