頭條 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新資訊 基于 FPGA 的目标检测网络加速电路设计 目前主流的目标检测算法都是用CNN来提取数据特征，而CNN的计算复杂度比传统算 法高出很多。同时随着CNN不断提高的精度，其网络深度与参数的数量也在飞快地增长， 其所需要的计算资源和内存资源也在不断增加。目前通用CPU已经无法满足CNN的计算需 求，如今主要研究大多通过专用集成电路（ASIC），图形处理器（GPU）或者现场可编程门 阵列（FPGA）来构建硬件加速电路，来提升计算CNN的性能。 發(fā)表于：2023/1/29 基于改进蚁群算法的机器人路径规划方法 根据传统蚁群算法在机器人的路线规划中具有收敛速度慢、容易陷入局部最优解的缺陷，提供了一个经过改进的蚁群算法。使用栅格法建立路径矩阵，建立一种转角启发函数，增加选择指定路径的概率，提高算法的搜索速度；将A*算法与改进蚁群算法结合，提出一种改进的距离启发函数，避免了陷入局部最优解；并提出一种可根据迭代次数而改变的信息素挥发因子，增强了全域搜寻能力。根据相关数据分析，与Ant Colony Algorithm with Multiple Inspired Factor（ACAM）算法相比，改进的蚁群算法对于解决算法收敛速度慢、防止进入局部最优解等方面效果更好。 發(fā)表于：2023/1/13 基于能量均衡高效的LEACH改进算法 LEACH路由协议是无线传感器网络一个经典的分簇路由方法，但在限能严重的无线网络中，节点功耗高、生存时间短等问题严重影响网络性能，为此提出了改进的基于能量均衡高效的LEACH-X协议。通过加入最优簇首数，提出修正的剩余能量因子，考虑节点的剩余能量、周期内当选过簇首的次数以及密度因子，并对部署区域分区，针对区域调整距离因子增益参数的权重来修正簇首选举阈值函数；接着进行二次竞争并最终选举簇首，从而减小节点能耗，使WSN存活时间得到一定的延长。仿真结果表明，与传统LEACH协议进行对比，LEACH-X协议降低了网络能耗，延长了网络生存时间。 發(fā)表于：2023/1/13 自适应跨平台PSS中间件架构及开发 芯片工艺、规模不断在提升，所包含的功能越来越复杂。多核、多线程中央处理器（Central Processing Unit，CPU），多维度片上网络（Network on Chip，NoC），高速、高密度接口，各类外设等IP（Intellectual Property）集成在芯片上系统（System on Chip，SoC），使芯片开发阶段的仿真验证场景极其复杂，对芯片特别是SoC开发和验证完备性带来巨大挑战。当前在芯片开发领域，便携式测试和激励标准（Portable Test and Stimulus， PSS）是在UVM（Universal Verification Methodology）验证方法学基础上进一步解决随机化和跨平台的复杂组合场景定义和代码生成难题。 發(fā)表于：2023/1/13 入门：FPGA设计硬件语言Verilog中的参数化 FPGA 设计的硬件语言Verilog中的参数化有两种关键词：define 和 paramerter,参数化的主要目的是代码易维护、易移植和可读性好。 發(fā)表于：2022/12/31 入门：FPGA芯片结构介绍及工作原理解析 如前所述，FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。 發(fā)表于：2022/12/31 教程：FPGA PCIE调试及DSP代码的讲解 本人调试是将DSP作为RC端，FPGA作为EP端，且下文是对DSP代码的讲解。本人调试参考代码是D: ipdk_C6678_1_1_2_6packages idrvexampleProjectsPCIE_exampleProject。本文所指的PCIE手册为TI公司C6678的pcie技术手册，全名为 KeyStone Architecture Peripheral Component Interconnect Express （PCIe）。 發(fā)表于：2022/12/31 教程：基于FPGA的模数转换器(ADC)或数模转换器 将具有信号处理功能的FPGA与现实世界相连接，需要使用模数转换器（ADC）或数模转换器（DAC） 一旦执行特定任务，FPGA系统必须与现实世界相连接，而所有工程师都知道现实世界是以模拟信号而非数字信号运转的。这意味着需要在模拟信号域与数字信号域之间进行转换。针对手头工作选择恰当的FPGA时，用户面临着林林总总的选择，在为系统选择正确的ADC或DAC时也是如此，玲琅满目。 發(fā)表于：2022/12/31 教程：关于FPGA的46个基本概念你都知道吗 建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup TIme。如不满足setup TIme，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 發(fā)表于：2022/12/23 一种应用于机器学习的恶意网页特征提取方法 基于机器学习的恶意网页检测技术进行研究。目前流行的“特征码”“白名单”等方式，仅能够检测已知的恶意网页；机器学习方法，能够检测出未知的恶意网页，但在处理网页特征时要面临数据量大、复杂和繁琐的问题。提出一种哈希压缩的方法，用于处理网页的特征数据。该方法在保证检测模型的漏报率和误报率下可实现将150万的特征映射在2万的特征空间内，对提取出的特征数据运用K折交叉验证法训练多个传统机器学习模型和集成学习模型。并通过评估模型的检测效果，筛选出表现最好的分类检测模型。 發(fā)表于：2022/12/20 <…891011121314151617…>
