5月8日消息，據報道，第七代 DRAM（1d）制程標準爭奪進入關鍵階段，三星與SK海力士已開啟架構大戰。兩大巨頭都在爭取率先實現量產，推動自家方案成為下一代DRAM行業標準。

三星方面計劃推廣GAAFET（全環繞柵極晶體管）工藝。在處理器制造中，GAAFET通過柵極包裹溝道來提升電流控制力。但在DRAM中，三星必須將GAAFET晶體管與電容器整合在同一單元內。

為此，三星考慮借鑒NAND閃存的設計，把負責讀寫操作的控制電路置于存儲陣列下方。在2026年VLSI研討會上，三星將展示其16層垂直堆疊DRAM方案，該方案采用GAA晶體管和水平放置的存儲電容器。

SK海力士則選擇了4F2架構，將晶體管垂直堆疊，同樣用柵極材料包裹晶體管，接收電容數據的組件則置于晶體管柱下方。“F”代表最小特征尺寸，4F2結構即2F×2F的正方形單元，相較傳統的6F2（3F×2F）設計，可將芯片表面面積減少約30%。

SK海力士此前已在IEEE VLSI Symposium 2025上公布該技術路線圖，其4F2垂直柵極平臺旨在實現高密度、高速和低功耗三大目標。該公司還在該會議上展示了垂直柵極DRAM的電性特性驗證結果。

據業界消息，三星內部已制定在第7代1d nm后導入垂直通道晶體管技術的路線圖，相關產品有望最早于2至3年內面世。SK海力士方面規劃垂直結構DRAM（含4F2架構）將在3年內進入量產階段，與三星在時間線上形成直接競爭。