亚洲图片在线观看,久久夜色撩人精品,日本一区二区三不卡

一种基于国产RFSoC的滤波优化设计

电子技术应用

涂峻烽，韩斐，史康为

北京无线电测量研究所

摘要： 随着射频信号在高速传输领域的广泛应用，传统分立式射频架构面临资源与性能瓶颈，而集成度高、功耗低的RFSoC（Radio Frequency System on Chip，射频片上系统）成为解决该问题的重要方向。围绕国产化RFSoC的滤波优化处理展开研究，提出一种利用SUPERDSP对国产化RFSoC采样后的高速数据进行滤波的方案，实验证明该方案在滤波效果与传统FIR滤波相当的基础上，能大量降低DSP等硬件资源的用量，为国产化射频系统的优化设计提供理论与实践参考，具有重要的工程意义。

關(guān)鍵詞： RFSoC SUPERDSP 滤波优化资源节省

中圖分類(lèi)號(hào)：TN911.72 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.257277
中文引用格式： 涂峻烽，韓斐，史康為. 一種基于國(guó)產(chǎn)RFSoC的濾波優(yōu)化設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用，2026，52(7)：58-62.
英文引用格式： Tu Junfeng，Han Fei，Shi Kangwei. Design of filter optimization based on domestic RFSoC[J]. Application of Electronic Technique，2026，52(7)：58-62.

Design of filter optimization based on domestic RFSoC

Tu Junfeng，Han Fei，Shi Kangwei

Beijing Institute of Radio Measurement

Abstract： With the wide application of RF signals in high-speed transmission fields, traditional discrete RF architectures are facing bottlenecks of resource and performance problems, while RFSoC with high integration and low power consumption has becoming a good solution. This paper focuses on the research of filter optimization of domestic RFSoC, and proposes a project for the filtering of high-speed data after the sampling of domestic RFSoC using SUPERDSP. Experiment has shown that this project has the same performance of traditional FIR filtering, but also a substantial reduction of hardware usage. It provides theoretical and practical references for the optimal design of domestic RF systems, and has great significance on engineering.

Key words : RFSoC；SUPERDSP；filtering optimization；resource conservation

引言

數(shù)字接收是數(shù)字信號(hào)處理中的重要模塊之一。近年來(lái)，隨著硬件技術(shù)發(fā)展，數(shù)字傳輸?shù)妮d頻頻率越來(lái)越高，射頻信號(hào)逐漸成為大數(shù)據(jù)量、高速傳輸時(shí)的優(yōu)選信號(hào)。射頻信號(hào)的接收相比低頻信號(hào)更加困難，對(duì)系統(tǒng)的要求也更高。傳統(tǒng)分立式射頻架構(gòu)面臨帶寬受限、功耗高、復(fù)雜度等問(wèn)題[1]，而RFSoC通過(guò)單片集成ADC(Analog to Digital Converter，模數(shù)轉(zhuǎn)換器)、DAC(Digital to Analog Converter，數(shù)模轉(zhuǎn)換器)、FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程邏輯門(mén)陣列)等模塊，在保證射頻采樣的前提下，擁有較高的集成度，可大幅減少占板面積，降低功耗，并優(yōu)化部分PCB(Printed Circuit Board，印制電路板)布線(xiàn)，具有良好的應(yīng)用前景和較高的實(shí)用價(jià)值[2]。

本文將在某國(guó)產(chǎn)化型號(hào)板卡的設(shè)計(jì)要求下，聚焦RFSoC采樣后的濾波處理等問(wèn)題，提出一種基于國(guó)產(chǎn)化RFSoC的濾波優(yōu)化方案，并在硬件平臺(tái)上進(jìn)行了實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明該方案在保證對(duì)于8通道射頻寬帶信號(hào)采樣數(shù)據(jù)的濾波效果的同時(shí)，相比傳統(tǒng)架構(gòu)更節(jié)省DSP(Digital signal Processing，數(shù)字信號(hào)處理)資源，同時(shí)對(duì)帶外信號(hào)抑制達(dá)到73.5 dB，具有較高的工程應(yīng)用價(jià)值。

本文詳細(xì)內(nèi)容請(qǐng)下載：

http://m.tom3567.com/resource/share/2000007141

作者信息：

涂峻烽，韓斐，史康為

（北京無(wú)線(xiàn)電測(cè)量研究所，北京 100854）

原創(chuàng)聲明：此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。

相關(guān)內(nèi)容