国产日韩在线看片,国产日韩精品一区观看,一区二区视频在线播放

高安全性测试数据分层的芯片测试方案设计

电子技术应用

杨金烨，刘云晶，刘梦影

中科芯集成电路有限公司

摘要： 随着嵌入式芯片集成度与复杂度的持续提升，传统测试方法在安全性、灵活性及测试效率方面的瓶颈日益凸显。因此以通用微控制器（MCU）为研究对象，深入剖析芯片测试模式的核心技术，提出一套集高安全性测试模式准入、测试数据分层分配于一体的芯片测试方案。该方案通过63位密钥认证机制实现测试模式安全接入，同时构建IO直接控制、寄存器控制与Flash系统配置值控制的分层架构，保障测试数据的灵活分配，可全面覆盖芯片多模块的测试需求，为高安全场景下的芯片测试提供可靠支撑。

關鍵詞： 嵌入式芯片测试测试模式 JTAG 密钥认证分层测试数据

中圖分類號：TN402 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.257199
中文引用格式： 楊金燁，劉云晶，劉夢影. 高安全性測試數據分層的芯片測試方案設計[J]. 電子技術應用，2026，52(7)：49-52.
英文引用格式： Yang Jinye，Liu Yunjing，Liu Mengying. Design of a chip testing scheme with high security and hierarchical test data[J]. Application of Electronic Technique，2026，52(7)：49-52.

Design of a chip testing scheme with high security and hierarchical test data

Yang Jinye，Liu Yunjing，Liu Mengying

China Key System & Integrated Circuit Co.， Ltd.

Abstract： With the continuous improvement in the integration level and complexity of embedded chips, the bottlenecks of traditional testing methods in terms of security, flexibility, and testing efficiency have become increasingly prominent. Therefore, this paper takes a general-purpose Microcontroller Unit (MCU) as the research object, conducts an in-depth analysis of the core technologies of chip testing modes, and proposes a chip testing scheme that integrates high-security test mode access and hierarchical test data allocation. This scheme achieves secure access to the test mode through a 63-bit key authentication mechanism. Meanwhile, it constructs a hierarchical architecture consisting of IO direct control, register control, and Flash system configuration value control to ensure the flexible allocation of test data. The scheme can fully cover the testing requirements of multiple modules of the chip and provide reliable support for chip testing in high-security scenarios.

Key words : embedded chip testing；test mode；JTAG；key authentication；hierarchical test data

引言

在數字化技術深度滲透下，嵌入式芯片已成為工業控制的神經中樞、汽車電子的決策核心與消費電子的功能基石，其功能完整性與性能穩定性直接決定終端設備可靠性。隨著芯片制程突破7 nm并向更先進節點演進，單芯片集成模塊呈爆發式增長。以H743芯片為例，其集成PLL、DAC、ADC、USB接口等二十余種模塊，復雜程度較傳統芯片提升數倍。但傳統無認證測試模式，在應對這一變革時暴露出安全性與靈活性兩大瓶頸，嚴重制約先進芯片量產驗證效率與應用安全。

在安全性層面，傳統測試模式缺乏有效的密鑰認證機制，極易產生信息安全漏洞。一旦遭遇非法訪問，芯片內部的固件程序、核心算法等敏感數據可能面臨泄露風險，這不僅會造成核心技術失密，還可能引發終端設備被惡意操控的安全事故。盡管已有相關優化探索，例如張鍵等人[1]提出的測試模式密鑰觸發機制，可以保證一定安全性，但短密鑰難以抵御現代暴力破解技術；另外IEEE 1149.1標準[2]雖明確了測試訪問端口（TAP）的規范，卻未將密鑰認證納入其中，其安全性依賴外部硬件加密，在復雜的工業或汽車電子場景中，易因外部加密模塊失效導致整個防護體系崩塌。

在靈活性層面，傳統測試方案對測試數據的控制方式存在明顯局限，僅依靠I/O端口直傳信號或單一測試寄存器配置，難以適配不同模塊的差異化測試需求。王敦等人[3]提出的由I/O直接進行測試控制的方案，雖可以較為方便地由測試機臺給出控制信號，但遇到需要多參數協同配置的復雜模塊如PLL，會占用大量I/O端口，造成資源不足。范學仕等人[4]進一步提出結合測試寄存器的控制方案，雖在一定程度上提升了靈活性，但存在明顯局限：測試寄存器與測試碼共用一組硬件資源，若芯片包含較多測試模塊，設計時需優先分配資源給測試模式使能，易導致其他模塊的測試資源不足。另外，這一方案只可以在進入目標測試模式前配置好測試值，一旦進入測試模式且復位釋放后，就保持不變，需要重新復位后才能修改，靈活性不足。

現有研究尚未形成“安全準入-靈活分配”的一體化方案，難以滿足復雜嵌入式芯片多模塊、高安全、高適配的測試需求[5]。因此，設計兼顧安全性與靈活性的測試方案，已成為通用MCU項目突破量產驗證瓶頸、保障終端應用安全的關鍵方向，對推動工業控制、汽車電子等領域芯片的高質量發展具有重要意義。

本文詳細內容請下載：

http://m.tom3567.com/resource/share/2000007139

作者信息：

楊金燁，劉云晶，劉夢影

（中科芯集成電路有限公司，江蘇無錫 214072）

原創聲明：此內容為AET網站原創，未經授權禁止轉載。

相關內容