| 基于FPGA的监测接收机中DDC的设计与实现 | |
| 所屬分類：参考设计 | |
| 上傳者：aet | |
| 文檔大?。?span>494 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：设计了一种基于FPGA的数字监测接收机中数字下变频的设计方案，详细介绍了数字下变频器中数控振荡器、积分级联梳状滤波器、半带滤波器和FIR滤波器的设计方法，并编写Verilog HDL程序实现各个模块，最后将程序下载到FPGA中测试，得到I/Q信号波形和频谱，能够满足微波数字监测接收机的功能需求。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2