| 面向CBC模式的AES高速芯片设计与实现 | |
| 所屬分類：参考设计 | |
| 上傳者：aet | |
| 文檔大小：494 K | |
| 標簽： 高速 高速加密标准 分组密码分组链接模式 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：为以硬件方式高速实现AES密码算法，缩短整个芯片的关键路径，基于一种改进AES密码算法，在算法级对电路实现进行优化，将AES密码算法中字节代替变换与列混合变换进行合并，以查找表的方式实现这两种变换的一步变换。在支持密钥长度为128 bit、192 bit和256 bit AES算法的同时，支持分组密码工作中的ECB，CBC模式，提高了分组密码不同级别的安全性。在0.13 μm CMOS工艺下，用Verilog硬件描述语言进行综合，仿真结果表明最高时钟频率可以达到781 MHz，在密钥长度分别为128 bit、192 bit和256 bit时，最大数据吞吐率分别可以达到9.9 Gb/s、8.3 Gb/s和7.1 Gb/s，占用面积38.5 KGates。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2