| 基于FPGA的AVS帧内预测电路设计 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：511 K | |
| 標(biāo)簽： AVS 帧内预测 硬件架构 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一种AVS高清视频编码器帧内预测模块硬件结构。通过对AVS帧内预测各个预测模式的分析，设计了帧内预测编码流水线结构和模式预测运算单元电路。根据各预测模式的编码运算关系，合理安排流水线结构，采用8 bit数据并行流水处理，实现了高清视频帧内预测实时编码。将除Plane模式之外的其他预测模式采用同一硬件电路来实现，对运算比较复杂的Plane模式单独设计了硬件结构，节省了硬件资源。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2