| 基于FPGA的指针反馈式低功耗Viterbi译码器设计 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大?。?span>491 K | |
| 標簽： 低功耗 ViterbiViterbi编译器 FPG | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：为了满足复杂的无线通信系统功耗以及性能要求，提出并设计了一种指针反馈式Viterbi译码器。该译码器使相邻时刻的各状态转移满足单向一对一指向关系，并根据传统译码器初始译码状态从状态0延伸的特点，通过每一时刻不断更新的状态指针指向当前时刻译码路径状态，同时输出译码结果。算法仿真以及FPGA和CMOS综合结果表明，该译码器功耗降低60%，译码延时小，并且在信噪比较高的情况下有很好的译码性能，特别适用于约束长度大、译码状态数多的情况。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2