| 基于FPGA的压制性干扰源的研究与设计 | |
| 所屬分類：参考设计 | |
| 上傳者：aet | |
| 文檔大小：380 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一种新型压制系统的设计方案，基于现场可编程门阵列作主控，通过直接数字频率合成技术实现中频信号，通过混频的方式进行频谱搬移。系统具有宽带阻塞式、瞄准式和扫频式三种压制方式，且压制带宽和中心频率步进可调。实测结果表明，系统设计符合要求，能够满足实际需要。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2