| 基于高速嵌入式系统的信号完整性分析 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：304 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提高信号完整性、减小串扰和反射是高速电路系统设计能否成功的关键。本文基于以ARM1176JZF-S S3C6410为核处理器的嵌入式开发系统，对高速电路进行了研究。通过信号完整性仿真分析，解决了DDR SDRAM差分时钟信号的反射问题和视频输出信号的串扰问题。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2