| 星载FPGA混合时钟域设计 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：277 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：设计了以XC2V3000为核心处理芯片的星载FPGA系统的涵盖高速、中速、低速和甚低速的混合时钟域，对混合时钟域可靠性设计中的关键问题，如资源降额、时序冗余、布局布线等，做了深入研究，提出了基于全局时钟网络、时钟鉴相、FIFO缓冲的多时钟同步设计解决方案，并在实际工程中验证了方案的可行性和可靠性。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2