基于FPGA的规则(3,6)LDPC码译码器
所屬分類：参考设计
上傳者：aet
文檔大小：315 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：基于软判决译码规则，采用完全并行的解码结构，使用Verilog硬件描述语言，在Xilinx公司的FPGA（Virtex-2 xcv1000）上实现了码率为1/2、帧长为20bit的规则（3,6）LDPC码的译码器，最大传输速率可达20Mbps。对LDPC码的实际应用具有重要的推动作用。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。
主站蜘蛛池模板： 亚洲欧洲精品一区二区三区波多野1战4| 久久久久久久久亚洲| 欧美日韩精品综合| 久久精品人人做人人爽| zzjj国产精品一区二区| 日韩成人在线资源| 国产精品青草久久久久福利99| 国产精品99久久久久久www| 日本一区免费看| 久久视频在线观看中文字幕| 亚洲精品日韩av| 国产精品视频自在线| 久久国产精品免费视频| 欧美激情在线一区| 欧美精品免费观看二区| 日韩久久在线| 日韩视频免费观看| 日韩在线一级片| 亚洲综合日韩中文字幕v在线| 精品国产成人av在线免| 久久久91精品国产| 国产一区二区在线免费| 国产精品爽爽爽| 国产精品对白刺激久久久| 国产精品91在线| 亚洲精品乱码久久久久久自慰| 久久av高潮av| 国产欧美日韩视频| 国产精品露脸av在线| 国产福利精品视频| 白嫩少妇丰满一区二区| 中文视频一区视频二区视频三区| 国产成人精品av在线| 国产精品久久精品国产| 成人国产精品久久久久久亚洲| 国产精品国产亚洲精品看不卡15| 国产中文字幕91| 国产精品麻豆va在线播放| 国产精品 日韩| 日日碰狠狠丁香久燥| 欧美激情在线一区|