| FPGA原型验证 | |
| 所屬分類：技术论文 | |
| 上傳者：serena | |
| 文檔大小：200 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：快 速系统原型技术已成为 SoC(片上系统)验证的主要手段之一,但大多数的原型描述仍使用 Verilog/VHDL 语言,描述效率低。以软件编译式系统设计 (SCSD)为基础,提出了SoC 的原型验证流程,用 Handel-C 语言描述 SoC 原型,并直接实现在原型验证硬件上;用 SCSD的软件工具、 RC1000 和 RC200 硬件平台搭建了一个 SoC 原型验证系统的样机,并在样机上完成了 Lena 图像处理 SoC 的原型验证;在反复试验的基础上,改进了 SoC 原型验证流程,并设计出了新的原型电路板。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2