| 带硬件地址识别的UART IP的设计和实现 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大?。?span>201 K | |
| 標(biāo)簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在通信和控制系统中，常使用异步串行通信控制器（UART）实现系统辅助信息的传输。为实现多点通信，通常用软件识别发往本站点或其它站点的数据，这会加大CPU的开销。介绍了一种基于FPGA的UART IP，由硬件实现多点通信时的数据过滤功能，降低了CPU的负担，提高了系统性能。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2