| 基于分布式算法和FPGA实现基带信号成形的研究 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：258 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一种采用现场可编程门阵列(FPGA)实现基带信号成形的FIR数字滤波器硬件电路的方案。该方案基于分布式算法的思想,利用FPGA丰富的查找表资源,从时域上对基带信号直接进行成形。因为所采用的成形方法运算量小、精度高,所以适用于实时系统。所设计的电路通过硬件仿真,证明能够满足系统的要求,具有一定的理论和实际意义。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2