| 适用于嵌入式系统的AES加密IP核设计 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：311 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：介绍了AES加密标准的Rijndael实现方法,设计了一种适合应用于嵌入式系统32位数据界面时序紧凑的AES加密IP核.该IP核能以较低的资源消耗实现在低端FPGA上速度为256Mb/s的AES加密,且可将数据位宽扩展为64位或128位等,满足多种数据位宽应用的要求.该设计是一种低成本高性能的AES加密实现方法. | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2