| 夏宇闻Verilog经典教程 | |
| 所屬分類(lèi)：教程|讲义 | |
| 上傳者：wenhuawu | |
| 文檔大小：1771 K | |
| 標(biāo)簽： 开发工具 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：算法的描述和验证常用 C 语言来做。例如要设计 Reed-Solomen 编码/解码器，我们必须先 深入了解 Reed-Solomen 编码/解码的算法，再编写 C 语言的程序来验证算法的正确性。运 行描述编码器的 C 语言程序，把在数据文件中的多组待编码的数据转换为相应的编码后数 据并存入文件。再编写一个加干扰用的 C 语言程序，用于模拟信道。它能产生随机误码位 （并把误码位个数控制在纠错能力范围内）将其加入编码后的数据文件中。运行该加扰程 序，产生带误码位的编码后的数据文件。然后再编写一个解码器的 C语言程序，运行该程 序把带误码位的编码文件解码为另一个数据文件。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2