| ZVS条件下死区时间控制技术的FPGA实现 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：300 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：设计了一种由现场可编程逻辑阵列FPGS实现的ZVS条件下死区时间控制电路,该电路不仅可有效防止上下功率管的同时导通,而且能够减小功率级的损耗,降低放大器的谐波畸变率.阐述了所设计电路的特点和功能,并对其进行了功能仿真和静态时序分析. | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2