| 利用Virtex-6重新排序型控制器提升DDR SDRAM的效率 | |
| 所屬分類：解决方案 | |
| 上傳者：nuanyangyang | |
| 文檔大小：3826 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：高速双倍数据速率（DDR）SDRAM厂商一般均使用峰值数据传输速率来指定器件规格。比如，如果霜厂商把产品命名为DDR3－1600，则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1，600MT/s。 虽然这些器件确实能够达到所规定的传输速率，但在实际工作负载情况下却不能持续保持该速率。原因在于行地址冲突、数据总线转换损耗、写恢复等都会降低器件的峰值传输速率 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2