| 基于DDR SDRAM的高速数据采集系统的设计 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：1250 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：采用DDR SDRAM作为被采集数据的存储体，研究了DDR SDRAM在高速数据采集系统中的应用，分析了DDR SDRAM的工作模式，给出了一种基于DDR SDRAM的高速数据采集系统的设计框图，研究了高速、大容量存储体的设计方案。结合高速数据采集系统的设计要求，重点研究了一种DDR SDRAM控制器的FPGA实现方法，简要介绍了控制器设计中各个模块的功能，最后给出了读/写控制模块对DDR SDRAM的读操作仿真时序图。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2