| 基于FPGA的并行可变长解码器的实现 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：226 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：介绍了一种采用并行方式构建的多符号可变长码解码器。该解码器通过增加结构的复杂性和对硬件资源的占用，换取可变长码解码的高吞吐量。这种结构突破了可变长码码字之间的前向依赖性，可并行侦测出Buffer中的所有可能的码字。采用FPGA实现了这种结构。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2