| 瑞萨32 位RISC单片机SuperH RISC engin | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：4743 K | |
| 標(biāo)簽： 光传输网络 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹： SuperH RISC engine 族CPU 是RISC （Reduced Instruction Set Computer）结构的CPU。基本指令以1 条指令1 个状态运行，实现了高性能的运算处理。并且内置乘法器，可进行与通用DSP （Digital Signal Processor：数字信号处理器）相同的乘法和乘法累加运算。 瑞萨SuperH RISC engine （以下简称SuperH）族有SH-1、SH-2、SH-3、SH-DSP、SH3-DSP、SH-4 等CPU 内核。 SH-1、SH-2、SH-3、SH-4 的各CPU 有2 进制级高位兼容的指令体系。 SH-DSP 以SH-2 CPU 为基础，是实现了与通用DSP 相同信号处理性能的32 位微控制器。SH-DSP 强化了SuperH RISC engine 中乘法和乘法累加运算的DSP 功能，可实现 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2