用Verilog HDL设计带有48字节RAM的日历时钟芯片
所屬分類：参考设计
上傳者：aet
文檔大小：263 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介绍了一种带有48字节RAM的日历时钟芯片的设计，该芯片具有振荡、分频、可编程的计时计数、定时闹响和中断输出等功能。该芯片基于Verilog HDL描述，采用模块化设计，可扩展性好；并利用Synopsys公司的VCS和DC工具分别对设计进行了成功的系统仿真和综合；同时还简单介绍了ASIC设计的整个流程。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。
主站蜘蛛池模板： 激情五月开心婷婷| 久久婷婷国产精品| 日本国产欧美一区二区三区| 精品国产综合久久| av中文字幕av| 国产日产久久高清欧美一区| 日韩精品一区在线视频| 97精品国产97久久久久久粉红| 国产日韩欧美综合| 久久99国产精品久久久久久久久| 日韩有码免费视频| 伊人久久99| 国产麻豆一区二区三区在线观看| 日韩欧美视频免费在线观看| 亚洲最大福利网| 综合久久国产| 一区二区免费在线视频| 亚洲精品乱码视频| 中文字幕免费在线不卡| 亚洲精品在线免费| 亚洲精品日韩av| 日韩精品一区在线视频| 日韩在线视频网| 青青久久av北条麻妃黑人| 日本阿v视频在线观看 | 久久人人爽国产| 欧美老熟妇喷水| 精品毛片久久久久久| 久久国产精品免费观看| 久久97精品久久久久久久不卡| 精品午夜一区二区| 国产精品自拍合集| 国产精品91久久| 色婷婷成人综合| 久久久久久久有限公司| 国产精品亚发布| 亚洲永久激情精品| 欧美成人在线影院| 精品一区二区不卡| 亚洲欧美日韩精品久久久| 欧美精品一区三区在线观看|