| 基于Avalon总线的8051MCU IP核的设计 | |
| 所屬分類：解决方案 | |
| 上傳者：aet | |
| 文檔大小：2375 K | |
| 標簽： FPGA Altera DE2 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：设计了一款基于Avalon总线的8051MCU IP核。它支持MCS-51指令集，优化内部的结构，通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大的提高了IP核的工作速度，使IP核在100MHz时钟下，能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真，并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上完成了硬件验证。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2