| 截短Reed-Solomon码译码器的FPGA实现 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：256 K | |
| 標(biāo)簽： FPGA RS译码器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：摘 要：提出了一种改进的BM算法，并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。验证表明，该算法能显著提高基于FPGA的RS译码器的速度并简化其电路结构。 关键词：RS译码器；关键方程；BM算法；FPGA；并行结构 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2