| LOG算子在FPGA中的实现 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：238 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：介绍了一种高斯—拉普拉斯(LOG)算子在FPGA中的实现方案，并通过对一幅bmp图像的处理，论证了在FPGA中实现的LOG算子的图像增强效果。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2