| 主飞行仪表图形加速显示系统的FPGA设计 | |
| 所屬分類(lèi)：技术论文 | |
| 上傳者：aet | |
| 文檔大小：245 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：针对主飞行显示仪对图形处理和显示的苛刻要求，采用基于仪器总线和扩展总线的高速阵列信号处理板的设计模式，提出了一种基于硬件加速的PFD图形显示设计方法。该方法实现了图形分层双缓存交替切换、图形填充、图形合成和多通道DMA像素引擎，提高了PFD图形生成和显示的实时性和可靠性。实践证明，该设计显著解决了PFD图形显示系统中的速度瓶颈。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2