| 基于软核 Nios 的宽谱正弦信号发生器设计 | |
| 所屬分類：参考设计 | |
| 上傳者：chenyy | |
| 文檔大小：418 K | |
| 標(biāo)簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本设计运用了基于Nios II 嵌入式处理器的SOPC 技术。系统以ALTERA公司的Cyclone 系列FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和I/O 接口等硬件设备集中在一片FPGA 上，利用直接数字频率合成（DDFS）技术、数字调制技术实现所要求波形的产生，用FPGA中的ROM储存DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（DSP）技术，通过在Nios 中软件编程解决不同的调制方式的实现和选择。系统频率实现1Hz～20MHz 可调，步进达到了1Hz；完成了调幅、调频、二进制PSK、二进制ASK、二进制FSK 调制和扫频输出的功能。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2