| 基于PLB总线的H.264整数变换量化软核的设计 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：204 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了在FPGA上实现H.264中整数变换量化的方法，设计了基于动态数据宽度和流水线技术的软核(IP)，在处理速度和硬件资源方面分别进行优化。此软核作为PowerPC的一个硬件加速模块在Xilinx Virtex-ⅡPRO中进行了验证。实验表明，在目前较难使用软件方法实现高分辨率图像实时编码的情况下，本文设计的软核能够提供2110M Pixels/s的编码速率，完全适应实时编码。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2