| 高阶∑△ADC中积分器的设计 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：224 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：基于N阱 0.6μm DPDM CMOS工艺，完成了高阶∑△ADC中第一级积分器的设计。分析了开关电容积分器的非理想特性，同时设计了一个对寄生电容不敏感的同相开关电容（SC）积分器，并特别采用旁路电容减小沟道电荷注入引起的谐波失真和噪声。在cadence下的电路仿真表明，积分器具有-104.9dB等效输入噪声；利用MATLAB进行系统仿真，∑△ADC的信号噪声畸变比（SNDR）达到100.5dB，满足系统16bit的要求。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2