| 基于FPGA的JPEG解码器设计与实现 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大?。?span>206 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：为满足SoC中JPEG静止图像实时解压缩要求，在完成JPEG解码器C语言建模的基础上，采用自顶向下的设计方法，完成了JPEG Baseline解码器设计，并在FPGA开发板上验证了设计结果。该设计与ACTEL、4I2I等公司的IP核相比具有相近的解压缩速度，能满足实时解码要求。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2