| 基于FPGA的三线制同步串行通信控制器设计 | |
| 所屬分類：技术论文 | |
| 上傳者：aet | |
| 文檔大小：238 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：了简化应用系统中的三线制同步串行通信扩展接口，减小系统体积，降低系统功耗，通过研究三线制同步串行通信的原理，利用FPGA，结合硬件描述语言 VHDL，设计了三线制同步串行通信控制器功能框架结构，介绍了各组成模块的功能及工作过程，并对该控制器IP核的接口信号进行了详细描述与定义，最后在 Xilinx ISE和ModelSim SE平台下对该控制器IP核进行了综合和功能仿真。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2