| 基于UltraScale架构FPGA的DDR3用户接口优化系统 | |
| 所屬分類：技术论文 | |
| 上傳者：wwei | |
| 文檔大小：4866 K | |
| 標(biāo)簽： XCKU060 DDR3 SDRAM 读写方案优化 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：为满足高速传输系统领域对于实时、高速数据采集与缓存的需求，结合Xilinx 提供的基于UltraScale架构的XCKU060，在了解FPGA与DDR3相应节点的定义与特性的基础上，对其引脚进行合理分配连接，使其能够成功在IP核上运行使用。为了方便用户在软件方面的使用，在此基础上对其控制器接口引入读写FIFO和读写逻辑控制模块，优化了接口封装，并在VIVADO软件对读写过程进行测试。该方法可满足高速、大容量、实时数据的读写要求，充分发挥了DDR3存储的灵活性。 关键词：XCKU060；DDR3 SDRAM；读写方案优化；IP核应用；FPGA引脚分配；数据采集存储 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2