| HART调制解调芯片高速通信接口设计 | |
| 所屬分類：技术论文 | |
| 上傳者：aetmagazine | |
| 文檔大小：795 K | |
| 標簽： 通信芯片架构 芯片互联 HART通信协议 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：针对当下工厂设备间设备量以及传输数据量庞大问题，设计了一种新型的HART调制解调芯片接口，通过AXI4总线接口代替传统的UART接口，加速HART调制解调芯片与CPU之间的通信速度。相比于URAT传统接口按位传输，AXI4总线接口可并行传输32位8个字节，数据传输速度可达到纳秒级别。通过AXI4总线模块与CPU的互联，实现结构功能配置与数据的交互。HART调制解调芯片高速通信接口设计基于FPGA平台进行原型验证，结果表明，该架构能有效识别HART通信协议，CPU与HART芯片数据交互达到纳秒级别，调制解调正确率高达100%，满足HART通信协议要求。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2