| 基于SystemVerilog的超高频RFID标签数字基带设计与研究 | |
| 所屬分類：技术论文 | |
| 上傳者：aetmagazine | |
| 文檔大小：614 K | |
| 標簽： ISO/IEC 18000-6C SystemVerilog 通信链路 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在ISO/IEC 18000-6C标准协议的基础上，对超高频射频识别(UHF RFID)标签数字基带的设计与实现展开研究。根据协议规定的标签数字基带的设计要求和指标，采用SystemVerilog分别对标签发送和接收基带进行建模，并给出基带中关键模块的理论推导和设计实现。SystemVerilog作为Verilog基础上拓展产生的硬件描述语言和验证语言，可以大幅度提高SoC设计的效率。最后使用Modelsim SE-64 10.4对标签数字基带设计进行仿真，结果表明该数字基带符合ISO/IEC 18000-6C协议要求，该设计为单芯片UHF RFID标签提供了设计参考。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
ISO/IEC 18000-6C 相關資源
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2