| 基于FPGA的低资源极化码SC译码架构研究与实现 | |
| 所屬分類：技术论文 | |
| 上傳者：aetmagazine | |
| 文檔大小：691 K | |
| 標(biāo)簽： FPGA 极化码 低资源 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：针对无线传感器网络中对资源消耗及成本敏感的应用场景，研究并提出了一种基于FPGA的低资源极化码连续删除(Successive Cancellation，SC)译码架构。该译码架构采用同级计算单元串行运算，不同级计算单元并行运算，不同组译码数据并行处理的方式，通过减少计算单元(Processing Element，PE)个数、复用寄存器存储资源提升硬件资源利用率，复用译码延迟提升吞吐率。通过Xilinx xc7vx330t综合结果分析，该译码架构在码长为N=128时译码最高时钟频率为220.444 MHz，吞吐率为89.86 Mb/s，与树型SC译码架构相比，计算单元利用率提升了14.67倍，在主要硬件资源指标查找表(Look-Up-Table，LUT)和触发器(Filp-Flop，FF)上分别节省了74.22%和62.1%。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2