頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 Altera通过Qsys启动嵌入式计划 为加速实现嵌入式系统中可编程逻辑与处理器的集成，Altera公司(NASDAQ: ALTR)今天发布其嵌入式计划。通过这一计划，Altera为设计人员提供了基于Quartus® II开发软件的单一FPGA设计流程——包括新的Qsys系统级集成工具、公用FPGA知识产权(IP)库，以及新的ARM® Cortex™-A9 MPCore™和MIPS®技术公司MIPS32嵌入式处理器产品等。利用这一设计流程，嵌入式设计人员能够迅速方便的面向Altera Nios® II、基于ARM和MIPS的嵌入式处理器以及最近发布的可配置Intel® Atom™处理器开始设计。Qsys系统级集成工具利用了业界首创的FPGA优化芯片网络技术来支持多种业界标准IP协议，提高了结果质量，具有很高的效能。 發表于：2010/10/13 赛灵思推出ISE12.3设计套件引入AMBA 4 AXI4 IP 核，增强PlanAhead 设计与分析控制台，并进一步优化功耗 全球可编程平台领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）宣布推出 ISE® 12.3设计套件，这标志着这个FPGA 行业领导者针对片上系统设计的互联功能模块， 开始推出满足AMBA® 4 AXI4 规范的IP核，以及用于提高生产力的 PlanAhead™ 设计和分析控制台，同时还推出了用于降低了Spartan®-6 FPGA 设计动态功耗的智能时钟门控技术。 發表于：2010/10/13 基于PCI Express总线的高速数据传输卡设计与实现 通过设计PCI Express高速数据传输卡实现了地面控制台与计算机之间的高速数据传输。高速数据传输卡采用PLX公司的接口芯片PEX8311来实现PCI Express总线的接口逻辑，数据传输采用DMA方式，通过对信号源的自检验证了传输卡能够实时无误地传输数据。在硬件设计部分，主要对差分传输、PCI Express接口电路和FPGA逻辑控制模块进行了描述和设计。 發表于：2010/10/12 莱迪思新一代“Power Manager”改变了电路板的电源与数字化管理 莱迪思半导体公司（NASDAQ: LSCC）今天宣布推出其第三代混合信号器件，Platform Manager™系列。通过整合可编程模拟电路和逻辑，以支持许多常见的功能，如电源管理、数字内部处理和粘合逻辑，可编程Platform Manager能够大大简化电路板管理的设计。通过整合这些支持的功能，与传统方法相比，Platform Manager器件不仅可以降低这些功能的成本，而且还可以提高系统的可靠性，并提供很高的设计灵活性，最大限度地减少了电路板返工的风险。 發表于：2010/10/12 一种新型SoPC自动指纹识别系统设计 设计了一种基于SoPC的新型结构的自动指纹识别系统。通过对指纹处理整体流程的选择和优化，将耗时较多的指纹预处理部分整体硬件化，耗时较少的匹配部分软件化，使得系统处理速度有了显著提高，1.5 s内可以完成一幅指纹图像的预处理，3 s内可以完成一幅指纹图像的比对。使用Quartus II软件完成了系统模块设计及仿真，使用Nios II IDE软件完成了软件代码的实现，并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上实现了整个系统。 發表于：2010/10/12 基于高效信道化的侦察接收机设计与实现 为了解决电子侦察接收机中同时到达信号的接收问题，从传统的低通滤波器结构出发，给出了一种无盲区高效数字信道化接收模型。信道化之后进行瞬时幅度和相位差提取。通过系统仿真，验证了该信道化模型的正确性；通过搭建信道化接收机的硬件平台并对实际系统测试，验证了瞬时幅度及相位差测试的正确性。 發表于：2010/10/12 浮点反正切函数的FPGA实现 设计了一种基于CORDIC算法计算浮点反正切函数的的硬件结构，并在Altera公司的FPGA芯片上进行了验证，最后在Nios II处理器系统中以用户自定义指令的形式实现，通过C语言程序验证了浮点反正切模块的正确性。 發表于：2010/10/12 FPGA的DSP性能分析 FPGA在高性能数字信号处理领域越来越受关注，如无线基站。在这些应用中，FPGAs通常被用来和DSP处理器并行工作。有更多的选择当然是好的，但这也意味着系统设计师需要一个确切的FPGAs及高端DSP信号处理器性能参数图。不幸的是，常用的参数图在这种情况下都是不可靠的。例如，由于数字信号处理应用程序主要依赖于乘法累加器(MAC)操作，DSP处理器供应商和FPGA供应商通常将MACs每秒最高运转速度作为数字信号处理器性能好坏最简单的评判方式。但仅仅通过MAC吞吐量来预测数字信号处理性能是有失公平的，对FPGA和DSP也一样。这里有几个原因。MAC计算出来的FPGA性能指数总是假设硬连线的数字信号处理部件是在其最高时钟速率运行的。在实践中，典型的FPGA设计将采用较低的速度。另一方面，使用硬连线原理并不是在FPGA上执行实现MAC的唯一方法;另外MAC吞吐量可以通过使用可编程逻辑资源和分布式算法来实现。此外，并不是所有的信号处理算法都采用MAC密集型。例如，Viterbi译码，是电信应用中的一个关键的DSP算法，并没有用到MAC系统。另一种用来评估信号处理性能的办法，是使用普通的DSP功能(如FIR滤波器)。但是， 發表于：2010/10/11 CY8C20xx6A设计的1.8V CapSense触摸技术 本文介绍了CY8C20xx6A主要特性，逻辑方框图，CapSense系统方框图以及通用CapSense控制套件电路图。Cypress公司的CY8C20xx6A是最新和最低功耗的1.8VCapSense解决方案，工作电压1.71V到5.5V，采用低功耗CapSense®模块，可配置的电容式感测元件和支持组合使用CapSense按钮、滑条、触摸板、触摸屏和接近传感器，M8C处理器的速度最高可达24MHz，主要用于以电池为能源的手持设备，移动设备，蓝牙手持设备以及打印机，LCDTV和监视器等。CY8C20xx6A主要特性：■1.71V到5.5V工作电压■低功耗CapSense®模块可配置的电容式感测元件支持组合使用CapSense按钮、滑条、触摸板、触摸屏和接近传感器■强大的Harvard架构处理器M8C处理器的速度最高可达24MHz速度高、功耗低中断控制器温度范围：-40℃至+85℃■灵活的片上存储器3个程序/数据存储器容量选项：CY8C20x36A：8K闪存/1KSRAMCY8C20x46A、CY8C20x96A：16K闪存/2KSRAMCY8C20x66A：32K闪存/2KSRAM50,000 發表于：2010/10/11 基于FPGA的DDS设计及实现 0引言随着现代电子技术的不断发展，在通信系统中往往需要在一定频率范围内提供一系列稳定和准确的... 發表于：2010/10/10 <…457458459460461462463464465466…>
