頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 基于FPGA的卷积编译码器的设计与实现 摘要：为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿 發表于：2010/12/2 Micrium RTOS支持赛普拉斯PSoC 5开发平台 PSoC5中独特的可编程模拟和数字外设与高性能的32-bitARMCortex-M3处理器，使之能够适应工业、医疗、汽车以及消费电子设备的严苛要求。PSoC5器件具有业界领先的集成模拟资源以及强大的基于PLD的通用数字模块，可以构建标准和定制化的数字外设。 發表于：2010/12/1 基于CPLD的多路选择器在舞台吊杆控制系统中的应用 给出了基于Altera公司的MAXⅡ系列芯片EPM570T144C5设计的多路选择器，介绍了多路选择器的应用、硬件结构、串行通信协议及软件设计，并给出了调试的结果。 發表于：2010/11/29 基于多DSP+FPGA的卫星遥感图像压缩系统设计 目前的卫星遥感图像压缩系统硬件方案大多基于高性能可编程逻辑器件FPGA[2-4]。但这种方案整系统成本居高不下，且FPGA存在单粒子翻转效应。因此，笔者提出一种多DSP+FPGA的硬件设计结构，使用DSP取代FPGA完成核心算法，而仅用一个FPGA进行管理和控制。该硬件设计成本较低。1基于双正交叠式变换的低复杂度图像压缩方法1.1双正交重叠变换的快速整数实现在有损压缩中，通常先对图像矩阵进行正交/双正交变换，使能量分布集中，表示更为稀疏。离散余弦变换(DCT)由于具有良好的去相关效果，并且存在相应的快速算法，应用广泛。双正交重叠变换继承了DCT计算简便、存储要求低的特点，同时克服了DCT的块效应。这里以LBT为蓝本提出双正交重叠变换的快速整数实现算法，所有系数均采用分母为2的幂、分子为整数的分数近似，从而使整个变换过程只需要整数加法和位移运算。图1给出了一维binLBT的实现流程，二维变换按先行后列的顺序分别进行一维变换。1.2零树编码的简化与改进SPIHT作为一种高效零树编码方法，对位平面进行了集合划分，将大量的非重要位0集中到几个具有特定模式的集合里面，并对含有重要位的此类集合进行划分，直至将集合划分为具 發表于：2010/11/29 基于Virtex-5 FPGA的音视频监视系统设计 引言本文探讨在Virtex-5FPGA中实现设计的一些难题，然后用一个项目作为示范来详解充分利用其功能集的技法。设计过程包括几个步骤，从针对应用选择适合的Virtex-5开始。为便于本文叙述，我们假定IP模块已经过汇编，并且已经就绪备用或已经用COREGenerator生成。针对应用选择适合的器件多数音视频采集器件都支持单信道，以Y/Cr/Cb数据格式生成源同步数字信号。DSP虽然有能力采集数字音视频信号，也能够执行数字信号处理任务，但通常却仅支持少数几条信道。本设计选择了FPGA，事实证明这对于多信道输入任务和信号处理任务都是良好的替代方案。图1所示为典型的安全视频监视系统，其中有一个3G/SD/HD/SDI视频接口。在此设计中，摄像头将3G—SDI格式的信息传送到电路板，后者继而收集数据，并且以145.5MHz的最高时钟频率将其转换成10位(Y/Cr/Cb格式)的源同步视频数据(10/20位的接口)。电路板以96kHz的最高时钟频率处理源同步音频数据。这里，存储器的容量是512Mb，宽度是32位，所以FPGA必须支持高达2Gb的扩展能力。对于这个设计来说，FPGA必须支持多达十条数字音视频源同步输入信道( 發表于：2010/11/29 一种基于FPGA的RFID无线通信系统的实现 随着计算机技术的迅速发展，电子信息技术越来越快地普及到各行各业的应用中去。传统的物流信息采集工作方... 發表于：2010/11/29 基于FPGA的卷积码的编/译码器设计 为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显著提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用，性能优良。 發表于：2010/11/29 基于CPLD的片内环形振荡器的设计方案 本文介绍一种通用的基于CPLD的片内振荡器设计方法，它基于环形振荡器原理，只占用片上普通逻辑资源(LE)，无需使用专用逻辑资源(如MaxII中的UFM)，从而提高了芯片的资源利用率；振荡频率可在一定范围内调整，振荡输出可以驱动内部逻辑和外部器件引脚。本设计有较大的通用性，可方便地在不同CPLD器件间移植，使一些基于CPLD的片上系统(SoC)设计无需使用外部时钟信号源，从而降低设计成本和难度，增加系统集成度。通过在Altera公司的MAX7000系列EMP7128LC84-15芯片上的实验说明实现的方法。实验实现的频率范围在8MHz～62MHz。仿真和硬件测试结果表明了该设计方法的正确性和可行性。 發表于：2010/11/29 赛灵思全球首演内置28Gbps收发器的Virtex-7 HT系列支持下一代100-400Gbps通信系统应用 适用于行业最高带宽线路卡的全新 FPGA，可以提供多达 16 个 28Gbps 串行收发器，可支持所有主要的高速串行、光学和背板协议。全球著名的信号完整性专家Howard Johnson博士在赛灵思官网上发布的一段视频中对Virtex-7 HT FPGA的28Gbps串行接收器进行了演示 發表于：2010/11/24 英特尔利用首款可配置英特尔® 凌动™ 处理器为客户提供更多选择 不久前英特尔公司推出的六款英特尔® 凌动™ E600系列系统芯片（研发代号“Tunnel Creek”），能帮助客户轻松设计差异化定制产品，加快产品上市速度。今天，英特尔公司进一步发布了可配置的英特尔凌动处理器 E600C 系列，它将英特尔凌动E600 处理器和 Altera* 现场可编程逻辑门阵列（FPGA）融入了一个封装内。 發表于：2010/11/24 <…449450451452453454455456457458…>
