頭條 世界首款微处理器MP944被复活 7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。 最新資訊 基于ARM和FPGA的便携人工地震数据采集系统设计 介绍了一种基于Atmel AT91SAM9G20（ARM926EJ-S核）低功耗微处理器和Actel AGL600（低功耗Flash-based FPGA）并融合嵌入式Linux技术的便携式人工地震数据采集系统的设计原理和实现方法。该设计引入动态电源管理技术，根据系统负载自动进行微处理器工作频率调节和外围I/O设备的工作模式调整。本数据采集系统功耗低、体积小，野外使用安装便捷，对降低数据采集成本、延长系统有效工作时间、提高野外工作效率有着积极意义。 發(fā)表于：2011/3/28 一种新型的正弦信号发生器的设计与实现 摘要：为精确地输出正弦波、调幅波、调频波、PSK、ASK等信号及保证信号的高可靠性，设计出一种新型的正弦信号发生器。该正弦信号发生器以可编程逻辑器件CPLD和单片机AT89S52为基础，采用数字频率合成DDS技术实现频率 發(fā)表于：2011/3/28 基于FPGA的高速数据处理系统设计 随着光纤传感技术的发展，光纤传感器已成功应用于周界入侵探测等安全防范领域。目前，已经应用于光纤微扰动传感器或相似系统的数据处理方案比较多，有DSP、FPGA、FPGA+DSP、labview等多种方案。但是目前的解决方案大多是对信号进行前期处理，实现PGC解调或者是滤波等功能，仅仅对实验方案进行验证，扰动判别和定位等工作需要上传到PC机上进行。 發(fā)表于：2011/3/28 基于FPGA的跳扩频信号发送系统设计 依据跳扩频通信信号的需求，设计了以FPGA和DDS为架构，用VHDL语言编程实现的跳扩频信号发送系统，该系统能以连续的4．8 Kb／s的速率、在108～155．975 MHz范围内宽间隔跳频发送数据。本设计的主要优点是采用了软件无线电技术，使用高速、高稳定性和高可靠性的集成芯片，体积小重量轻，性价比高。实验结果证明，该跳频信号发送系统可在其外部参数可控的情况下，稳定地传送全频段跳频信号，具有较高的应用价值。 發(fā)表于：2011/3/28 FPGA研究设计平台不断推动网络发展 斯坦福大学与赛灵思研究实验室(XilinxResearchLabs)联手，正在开发专门面向研究社群的第二代高速网络设计平台NetFPGA-10G。该新型平台预计年内完成，其采用最先进的技术，能够帮助研究人员迅速构建高速复杂的原 發(fā)表于：2011/3/28 基于SOPC技术的事故现场处理平台设计与实现 本文介绍了利用SOPC设计方法，以Altera公司的Nios软核处理器为核心完成的事故现场处理平台的设计。就其中最重要的两部分——SCCB总线控制模块和SRAM读写控制模块的具体实现做了详细介绍，并给出了SRAM写控制器的实际仿真结果。最后，总结了SOPC的设计方法。 發(fā)表于：2011/3/27 基于FPGA的高性能DAC芯片测试与研究 D/A转换器作为连接数字系统与模拟系统的桥梁，不仅要求快速、灵敏，而且线性误差、信噪比和增益误差等也要满足系统的要求[1]。因此，研究DAC芯片的测试方法，对高速、高分辨率DAC芯片的研发具有十分重要的意义。 發(fā)表于：2011/3/27 基于FPGA的高效FIR滤波器设计与实现 给出了一种基于FPGA的数字滤波器的设计方法。该方法先通过MATLAB设计出一个具有具体指标的FIR滤波器， 再对滤波器系数进行处理， 使之便于在FPGA中实现， 然后采用基于分布式算法和CSD编码的滤波器结构进行设计， 从而避免了乘法运算， 节约了硬件资源，其流水线的设计方式也提高了运行速度。Matlab和Modelsim仿真表明， 该设计功能正确， 能实现快速滤波。 發(fā)表于：2011/3/26 基于CPLD的CCD信号发生器的研究 本文设计了一种基于CPLD的可编程高精度CCD信号发生器。充分利用CPLD的可编程性．模拟出满足系统要求的CD信号，输出信号频率达到1IMHZ。 發(fā)表于：2011/3/26 高精度DDFS信号源FPGA实现 本文的创新点为对DDFS设计进行优化，充分利用Cyclone II系列FPGA的片上资源，产生了最高频率可达9．312 5 MHz．最低频率分量及频率分辨率低至MHz量级的正弦信号。通过进一步优化DDFS各模块的性能，如减少相位累加器、数据取补码等模块的运算时间，进一步提高系统工作的最高频率；进一步优化后级滤波网络的特性等，就可以获得性能曲线更平滑，输出频率更高，带负载能力更强的优质的信号源。同时还可以增加FFT算法模块，对信号进行频谱分析等其他功能。 發(fā)表于：2011/3/26 <…420421422423424425426427428429…>
